一种存储器器件包括沟道层。存储器器件包括栅极结构，位于沟道层第一侧上，其中，栅极结构具有面向沟道层的顶面。存储器器件包括漏极结构，位于沟道层的与第一侧相对的第二侧上，其中，漏极结构具有面向沟道层的第一底面。存储器器件包括源极结构，位于沟...

半导体装置的半导体光学传感器结构可以包括光子吸收区域和位于光子吸收区域上方的抗反射结构(例如，抗反射膜、光栅结构)。可以针对半导体光学传感器结构调整抗反射结构以实现入射光的最小反射。具体地，可以调整诸如抗反射结构的膜厚度、折射率、光栅高...

存储器件包括沟道层。该存储器件包括位于沟道层的第一侧上的栅极结构，其中栅极结构具有面向沟道层的顶表面。该存储器件包括位于沟道层的与第一侧相对的第二侧上的漏极结构，其中漏极结构具有与沟道层接触的第一底表面。第一底表面在第一横向方向上与栅极...

本发明的实施例提供了一种集成电路(IC)器件包括隔离结构，该隔离结构在半导体衬底正面沿第一方向在两个位置之间延伸；晶体管，包括在两个位置之间延伸的栅极和MD段，并且栅极和MD段是沿第二方向位于两个位置之间和隔离结构之间的全部栅极和MD段...

描述了半导体器件结构及其形成方法。该方法包括：在衬底之上形成鳍结构，以及在鳍结构的一部分上沉积一个或多个间隔件。一个或多个间隔件被沉积在鳍结构的侧壁上。该方法还包括：去除一个或多个间隔件的第一部分以露出鳍结构并使鳍结构凹陷。第一副产物层...

本公开涉及混合超声换能器系统。本公开涉及一种集成芯片结构。该集成芯片结构包括设置在衬底上的电介质堆叠。集成芯片结构还包括一个或多个压电式微机械超声换能器（PMUT）和一个或多个电容式微机械超声换能器（CMUT）。一个或多个PMUT包括设...

提供一种封装结构。该封装结构包括：中介层至少包括第一管芯夹置在第一重布线路层(RDL)结构与第二RDL结构之间。第一管芯包括：元件层，配置在衬底上；电感器元件，配置在元件层上；内部RDL结构，配置在电感器元件上；多个导电连接件，配置在内...

本技术涉及光子互连晶片及电子/光子封装。光子互连晶片可包含基板、介电波导、第一光子耦合器以及第二光子耦合器，介电波导包含核心部分及包覆部分并形成于基板之上，第一光子耦合器形成于介电波导的第一端，第二光子耦合器形成于介电波导的第二端。介电...

提供导电通孔及具有导电通孔的半导体装置。导电通孔包含：第一端及第二端；第一部分，与第一端相邻；第二部分，与第二端相邻；及中间部分，位于第一部分与第二部分之间，其中导电通孔由金属颗粒组成，第一部分中的金属颗粒具有第一颗粒大小；第二部分中的...

本申请的实施例公开了存储器电路、集成芯片及其操作方法。存储器电路，包括第一位线、第二位线、第一字线、第二字线、第一存储器单元、第二存储器单元、第一感测放大器、第一位线晶体管和第二位线晶体管。第一存储器单元耦合到第一位线和第一字线。第二存...

本申请的实施例公开了集成电路器件及其单元区和形成方法。单元区包括：第一有源区(AR)；第一MD结构与贝塔轨道对齐；并且在第一金属化层中具有与阿尔法轨道对齐的段。对于一个或多个第一或第二位置，第一AR的相应区域可配置为源极区或漏极区。对于...

本技术提供一种集成电路装置。集成电路装置包括上方层以及下方层。上方层包括像素单元。每个像素单元包括在光侦测器以及传输晶体管，以传输在光侦测器处收集的电气电荷。上方层更包括在上方层的下表面处的第一导电垫。每个第一导电垫承载由像素单元的一个...

一种集成电路及操作集成电路的方法，集成电路包括第一多工器、第二多工输入、第一时控比较器及第二时控比较器。第一输入节点连接至第一多工器的第一多工输入、第二多工器的第一多工输入、第一时控比较器的第一比较输入及第二时控比较器的第一比较输入。第...

本技术提供一种半导体结构，其包括衬底、在所述衬底上方的器件层、在所述器件层上方的互连线结构、以及延伸穿过所述衬底、所述器件层以及所述互连线结构的第一多个穿孔以及第二多个穿孔。所述器件层包括第一以及第二器件区。从俯视图来看，所述第一器件区...

本公开涉及集成电路器件设计方法和系统。一种设计集成电路（IC）器件的方法，包括：指定与IC制造工艺相对应的标准集；使用处理器以通过将设计规则指令应用于标准集来生成设计规则；生成设计规则手册（DRM），该DRM是包括设计规则的电子文件；使...

一种用于数值型数据量化及反量化的处理装置及量化方法。在一或多个态样中，一种用于数值型数据量化的处理装置包括处理电路，其用以自一组数字的一组数位表示的一组指数确定一最大指数，基于该最大指数获得一组缩放后指数，且执行以下操作中的一者：(i)...

提供一种半导体装置以及其制造方法。制造方法包含以下步骤：将一半导体层图案化为一通道层，其中该半导体层位于一基板上的一介电层上方；移除该通道层下方的该介电层的一第一部分以转动通道层，使得该通道层的一第一端高于该通道层的一第二端；及在该通道...

方法包括在第一半导体区域和第二半导体区域上方分别形成第一栅极电介质和第二栅极电介质，在第一栅极电介质和第二栅极介电质上方分别形成包括第一部分和第二部分的第一功函层，图案化第一功函数以去除第一功函层的第二部分，以及在第一栅极电介质和第二栅...

本申请的实施例公开了半导体器件、级联放大器及其形成方法。半导体器件包括：具有第一导电类型的衬底、形成在衬底内并具有与第一导电类型相反的第二导电类型的阱区、以及基于阱区形成的第一晶体管。第一晶体管包括栅极接触件、具有第一导电类型的漏极接触...

本技术提供一种模拟单元结构及模拟电路装置。模拟电路装置包括包含多个轨道的底部金属布线层以及包含n型金属氧化物半导体(NMOS)有源区和p型金属氧化物半导体(PMOS)有源区、多个多晶硅层和多个金属扩散层的模拟单元。在模拟装置中，NMOS...