本申请的实施例涉及集成电路及其测试方法。集成电路包括多个半导体管芯、多个电源开关、电源网络和电源控制电路。多个半导体管芯可以设置在单个半导体衬底上。多个半导体管芯中的每个可以包括多个操作模块。多个电源开关可以分别耦合到多个操作模块。电源...

一种方法，包括：在衬底上方形成器件层，器件层包括上部晶体管，该上部晶体管与下部晶体管垂直地堆叠；平坦化衬底，以暴露出下部晶体管的栅极电极和下部晶体管的源极/漏极区；以及实施定向自组装(DSA)工艺，以限定第一组分聚合物的嵌段和第二组分聚...

一种方法包括：形成下半导体纳米结构和覆盖下半导体纳米结构的上半导体纳米结构；分别在下半导体纳米结构和上半导体纳米结构上形成上栅极电介质和下栅极电介质；分配定向自组装材料以在其中嵌入下半导体纳米结构和上半导体纳米结构；以及对定向自组装材料...

集成电路器件包括：沿第一方向延伸的第一有源区结构堆叠件，其包含彼此堆叠的下部有源区结构和上部有源区结构；在所述下部及上部有源区结构上方的上部导电层中延伸的前侧电源轨；在所述下部及上部有源区结构下方的下部导电层中延伸的背侧电源轨；多个垂直...

本申请公开了集成电路封装及其制造方法。本公开的实施例提供了具有圆化拐角的IC管芯。在一些实施例中，IC管芯是SOIC(集成芯片上系统)。圆化拐角防止可能不利地影响SOIC的电路结构的尖端放电。具有圆化拐角的IC管芯提高了IC封装中的间隙...

本技术提供一种半导体结构，包括具有晶体管装置的装置层和耦合到晶体管装置的PN接面结构。PN接面结构包括第一掺杂区和第二掺杂区，且第一掺杂区电连接至晶体管装置的闸极堆叠。此半导体结构包括在装置层的前侧之上的前侧内连线结构，该前侧内连线结构...

一种半导体装置结构。此结构包括至少一斜坡通孔形成于通孔隔离层中、至少一抗反射元件形成于至少一斜坡通孔上。

本技术提供一种芯片堆栈结构，其包括第一半导体晶粒、第二半导体晶粒、桥接晶粒以及间隙填充材料。第一半导体晶粒包括集成电路区。第二半导体晶粒配置于第一半导体晶粒之上且与第一半导体晶粒性连接。桥接晶粒配置于第一半导体晶粒之上且与第一半导体晶粒...

本技术实施例提供了集成电路晶片，其包括由在集成电路晶粒的半导体装置和互连结构的制造期间形成的导电层堆叠形成的通孔塔。通孔塔可以被连接以向随后堆叠的集成电路晶片提供电力。根据本公开的通孔塔降低了制造成本，因为通孔塔是在没有附加处理程序的情...

本公开涉及半导体装置结构与其形成方法。此处公开具有底部绝缘的多栅极装置与其制作方法。例示性的底部通道绝缘结构包括第一绝缘层位于基板(如其延伸物)上，以及第二绝缘层位于第一绝缘层上。第一绝缘层具有第一组成与第一长度。第二绝缘层具有第二组成...

本发明的实施例提供了一种稳压电路，其包括输入级、跨导补偿级、驱动级和反馈电路。输入级被配置为比较参考电压和反馈电压，以在输入级的第一输出端产生第一电压。跨导补偿级被配置为响应于反馈电压的变化而改变输入级的总跨导。驱动级耦合在稳压电路的第...

本公开的各个实施例针对集成芯片(IC)。IC包括第一像素区域，第一像素区域包括位于衬底中的第一光电探测器。包括第二光电探测器的第二像素区域位于衬底中并且与第一像素区域相邻。隔离结构位于衬底中，并且包括位于第一像素区域和第二像素区域之间的...

一种集成电路，包括：衬底；第一导电类型的第一晶体管，包括位于衬底上方的第一半导体材料的多个堆叠的第一沟道。该集成电路包括与第一导电类型相反的第二导电类型的第二晶体管，包括位于衬底上方并且不同于第一半导体材料的第二半导体材料的多个堆叠的第...

本发明的实施例提供了一种封装件结构，包括桥式管芯。桥式管芯包括半导体衬底；以及位于半导体衬底上方的互连结构。互连结构包括介电层和位于介电层中的导线，将桥式管芯密封在其中的密封剂，以及位于桥式管芯上方的再分布结构。再分布结构中包括再分布线...

本申请的实施例公开了一种半导体器件及其制造方法。该半导体器件包括：多个第一栅极结构，沿第一方向布置并在第二方向上延伸，多个第一栅结构中的至少一个第一栅极结构对应于第一晶体管区；多个第二栅极结构，沿第一方向布置，并在第二方向上与第一栅极结...

半导体器件结构包括多个晶体管。多个晶体管的每个包括：具有第一掺杂类型的纳米结构，其中纳米结构在第一方向上延伸；栅极结构；第一源极/漏极区域；以及第二源极/漏极区域。半导体器件结构还包括第二纳米结构，第二纳米结构在第二方向上与多个晶体管偏...

提供了在掩埋电源轨方案下用于电源输送的各个CFET单元内MOL连接。集成电路(IC)器件包括器件堆叠件、顶部接触结构、背侧电源轨和通孔互连件。器件堆叠件包括底部半导体器件和沿方向堆叠在底部半导体器件上方的顶部半导体器件。顶部接触结构位于...

存储器器件包括：第一下部外延源极/漏极区域，邻近第二下部外延源极/漏极区域；第一下部栅电极，邻近第一下部外延源极/漏极区域的第一侧；第二下部栅电极，邻近第二下部外延源极/漏极区域的第二侧，其中，第二侧与第一侧相对；介电层，位于第一下部外...

本发明的实施例提供了一种集成电路，包括第一和第二有源区、第一和第二接触件、第一导体和第一绝缘区。第一有源区在第一方向上延伸，位于衬底正面上方的第一层上，并且对应于第一组晶体管。第二有源区在第一方向上延伸，在第二层上，并且对应于第二组晶体...

提供了集成电路封装件及其形成方法。集成电路封装件可以包括：第一再分布结构；第一桥接管芯，位于第一再分布结构上方；第一密封剂，位于第一桥接管芯周围；第二再分布结构，位于第一桥接管芯和第一密封剂上方；第一逻辑管芯、第二逻辑管芯和第一输入/输...