本发明在将半导体元件和布线基板的间隙进行树脂密封而形成的半导体装置和其制造方法中，实现高可靠性的电连接。在布线基板（１）的上面设置电极焊盘（５）和阻焊膜（７），在阻焊膜（７）上形成开口部（７ａ）以使电极焊盘（５）露出，在半导体元件（２）...

一种半导体器件包括：平板状的配线板；第一ＬＳＩ，设置在配线板的一个表面上；密封树脂，用于覆盖第一半导体器件的一个表面和侧面；以及第二ＬＳＩ，设置在配线板的另一表面上。配线板具有：导体配线，作为配线层；绝缘树脂，作为用于支持配线层的支持层...

配线基板（２０）包括具有多个配线层（１）和多个外部连接突起（５）的第一配线部分（１０），以及在厚度方向上与第一配线部分集成的第二配线部分（１５）。将第二配线部分的热膨胀系数制作得小于第一配线部分的热膨胀系数，并等于在配线基板上安装的半导...

一种配线基板（２０Ａ），包括具有多个配线层（１）和外部连接突起（５）的第一配线部分（１０Ａ）、和具有多个接触插塞（１４）的至少一个第二配线部分（１５Ａ）。第二配线部分与第一配线部分被集成在一起，以使第二配线部分的每个端子（１４ａ）与第一...

提供一种具有足够高的散热性能，同时抑制芯片面积增加的半导体器件。在半导体器件（１）中，在半导体衬底（１０）上一维交替地布置多个ＨＢＴ（２０）和多个二极管（３０）。二极管（３０）的阳极电极（３６）通过公共发射极布线（４２）连接到ＨＢＴ（２...

本发明提供了一种具有ＳＲＡＭ单元的半导体器件，每个ＳＲＡＭ单元包括一对驱动晶体管、一对负载晶体管和一对访问晶体管，其中每个晶体管具有从衬底平面向上突出的半导体层、沿半导体层的相对侧延伸跨过半导体层的顶部的栅极电极、插入在栅极电极和半导体...

本发明涉及一种肖特基光电二极管，其包括半导体层和配置为接触半导体层的导电膜。导电膜具有小孔和配置在所述小孔周围的周期性结构，用于借助膜表面的入射光通过导电膜的膜表面中受激发的表面等离子体激元产生共振状态。光电二极管探测由受激的表面等离子...

本发明提供了一种用于氮化物半导体器件的肖特基电极及其制作工艺，其具有高的势垒高度、低的漏电流性能和低电阻，并且热稳定。该氮化物半导体肖特基电极具有分层结构，该分层结构包括与氮化物半导体接触的铜（Ｃｕ）层和在铜（Ｃｕ）的上层上形成的第一电...

一种用于在绝缘衬底上形成薄膜晶体管的方法，所述方法包括如下步骤：在绝缘衬底上形成非单晶半导体薄膜；在非单晶半导体薄膜上形成栅极绝缘膜；在栅极绝缘膜上形成包括下栅电极和上栅电极的栅电极，所述下栅电极具有没有被上栅电极覆盖的部分；通过经由栅...

提供一种散热性和刚性优良的柔性电子器件的制造方法。保护膜粘附到在表面上形成有薄膜器件的衬底表面上。接着，基板浸在蚀刻溶液中以从它的背面蚀刻，从而使基板的剩余厚度落在大于０μｍ并且不大于２０μｍ的范围内。然后，柔性膜粘附到基板的蚀刻表面上...

在每个像素区内，将通过开关元件连接至信号线的像素电极和连接至共用布线的共用电极布置为彼此交替。以平面图看时，以绝缘膜在中间将共用电位线布置在信号线下面的水平面上，并且还布置在信号线的两侧上。以保护膜在中间将浮置电极布置在信号线上方的水平...

一种叠层布线，包括：　　　　微晶硅薄膜；以及　　　　在所述微晶硅薄膜上形成的金属薄膜，　　　　其中构成所述微晶硅薄膜的晶体结构的、在所述微晶硅薄膜的膜厚度方向上的长度为所述微晶硅薄膜的膜厚度的６０％或更大的晶粒，总计为晶粒总数的１５％或...

本发明提供一种基板处理方法，能够收缩由于溶解回流处理其面积扩大的有机膜图案。该基板处理方法包括加工基板上形成的有机膜图案的有机膜图案加工处理，在有机膜图案加工处理中，按照顺序进行使有机膜图案溶解并变形的溶解变形处理（步骤Ｓ３）和除去已溶...

本发明公开了一种半导体器件和制造半导体器件的方法，在该半导体器件中，半导体层形成在绝缘衬底上，并且在半导体层和绝缘衬底之间插入有前端绝缘层，前端绝缘层能够防止绝缘衬底中包含的杂质对半导体层产生作用，并且能够提高半导体器件的可靠性。在ＴＦ...

提供一种开关器件，包括：具有离子导体的离子导电部分（４）、离离子导电部分（４）第一间隙形成的第一电极（１）、形成为与离子导电部分（４）接触的第二电极（２）、以及形成为离离子导电部分（４）第二间隙的第三电极（３）。第二电极（２）将金属离子...

提供一种半导体薄膜的制造方法，其能够减少半导体薄膜中的晶粒边界的数量并还能够控制晶粒边界的方向。如图６（１）中所示，当第一光束辐射到非晶硅上时，放射状地形成具有位于中心的凹形的顶端的温度梯度。从而，如图６（２）中所示，在凹形顶端中形成不...

提供一种半导体薄膜的制造方法，其能够减少半导体薄膜中的晶粒边界的数量并还能够控制晶粒边界的方向。如图６（１）中所示，当第一光束辐射到非晶硅上时，放射状地形成具有位于中心的凹形的顶端的温度梯度。从而，如图６（２）中所示，在凹形顶端中形成不...

一种电子设备（１），其提供有配线基板（２）和半导体芯片（５）。配线基板（２）提供有通过在其间具有配线（４）而相互叠置的第一树脂层（３ａ）和第二树脂层（３ｂ）。半导体芯片（５）在其一侧上具有突起（６）并通过进入到第一树脂层（３ａ）中以使得...

本发明涉及一种半导体集成电路，含有一种结构，其中，电路中包含的晶体管的源极、漏极和栅极位于小宽度区域内，该区域的宽度由以下确定：各组路径中路径数最小的一组路径中的路径数目，所述各组路径的形成方式为对于电路中包括的任何一个晶体管都只通过通...

一种半导体集成电路的布局设计方法，包括：搜索步骤，用于搜索一组路径：通路对任何一个晶体管只通过一次且一组中路径的组合能够覆盖电路数据所表示的整个电路网络；抽选步骤，从所述搜索一组路径的步骤发现的作为搜索结果的各组路径中，选出具有最小路径...