本申请案公开一种导电特征和半导体元件的制备方法。该制备方法包括提供一基底；在基底中形成一凹槽；共形地在凹槽中形成一第一成核层；对第一成核层执行一后处理；以及在第一成核层上形成一第一块状层以填充凹槽。第一成核层和第一块状层配置成一导电特征...

本申请提供一种具有鳍片的半导体结构。该半导体结构包括一半导体基底和一隔离结构。半导体基底包括一第一鳍片。隔离结构定义第一鳍片。隔离结构包括位于第一鳍片两个相对侧面的一第一部分和一第二部分。第一部分的顶面标高与第二部分的顶面标高之间的差值...

本公开提供一种具有气隙的半导体结构。该半导体结构具有一第一位元线，设置在一基底上；一接触点，邻近设置在该基底上的该第一位元线设置，其中在该接触点的一上部与该第一位元线之间的一第一距离小于在该接触点的一下部与该第一位元线之间的一第二距离；...

一种制作半导体元件的方法，包含：形成遮罩层在堆叠结构上，其中遮罩层具有第一区域以及第二区域，第二区域具有图案化结构；通过图案化结构在堆叠结构上蚀刻出开口，其中蚀刻残物堆积于第一区域上；填充填充层在开口中；掺杂遮罩层的第一区域；借由选择性...

本公开提供一种具有气隙的半导体结构的制备方法。该制备方法包括：在一基底上形成一位元线；在该位元线上形成一第一间隙子层并与之共形；在该第一间隙子层上形成一牺牲层并与之共形；在该牺牲层上形成一第二间隙子层并与之共形；形成覆盖该第二间隙子层一...

本申请提供一种存储器元件的制备方法。该制备方法包括：提供一半导体基底，该半导体基底的一表面突出有一鳍部；在该半导体基底上配置一半导电材料并与该鳍部共形；在该半导电材料上配置一导电材料；在该导电材料上配置一绝缘材料；在该绝缘材料上配置一图...

本公开提供一种存储器元件的制备方法。该制备方法包括提供一半导体基底，该半导体基底界定有一主动区并包括一绝缘结构，该绝缘结构围绕该主动区；形成一凹陷以延伸进入该半导体基底中并跨经该主动区；形成一第一隔离层以共形于该凹陷；设置一第一导电材料...

本公开提供一种导电层堆叠及半导体元件。该导电层堆叠具有一中介层，包括硅化钨并设置在一下层上；一填充层，包括钨并设置在该中介层上。该下层包括氮化钛并包括一柱状颗粒结构。该中介层的一厚度大于大约4.1nm。该中介层的一厚度大于大约4.1nm...

本公开提供一种半导体结构的制备方法。该制备方法包括提供一半导体基底，包括多个初始鳍片结构。该制备方法还包括形成一隔离材料以覆盖该多个初始鳍片结构。该制备方法还包括对该多个初始鳍片结构和该隔离材料执行一第一移除操作，以形成多个鳍片和围绕该...

一种图案形成方法，包含：准备光阻层，其中光阻层具有第一图案以及第二图案，第一图案沿着第一方向依序排列，每一第二图案分别以宽连接口以及窄连接口连接于第一图案中的两相邻者之间，每一宽连接口位于各自的第二图案的第一侧，且每一窄连接口位于各自的...

一种半导体元件的制备方法。该制备方法包括：提供一基底；在该基底中形成一字元线沟槽；共形地在该字元线沟槽中形成一第一绝缘层，并共形地在该第一绝缘层上形成一第一阻障层；共形地在该第一阻障层上形成一第一成核层；对该第一成核层执行一后处理，其中...

本公开提供一种光学半导体元件。该光学半导体元件包括一逻辑晶粒，包括一核心电路区以及一逻辑周围电路区；一存储器晶粒，设置在该逻辑晶粒上并包括一存储器胞区以及一存储器周围区；一第一晶粒内通孔，设置在该存储器周围区中；一着陆垫，设置在该第一晶...

本公开提供一种半导体元件结构的制备方法，包括形成一目标层在一半导体基底上；以及形成一第一能量敏感图案在该目标层上。该制备方法亦包括形成一加衬层以覆盖该第一能量敏感图案；以及形成一第二能量敏感图案在该加衬层上。该第一能量敏感图案与该第二能...

本公开提供一种半导体元件结构的制备方法。该制备方法包括形成一目标层在一半导体基底上；以及形成多个第一能量敏感图案在该目标层上。该制备方法亦包括形成一加衬层以共形地覆盖该等第一能量敏感图案。一第一开口形成在该加衬层上以及在该等第一能量敏感...

本公开提供一种确定一熔丝元件的状态的半导体电路以及半导体元件。该半导体电路具有一可经配置的参考电阻器单元，该可经配置的参考电阻器单元具有一第一端子以及一第二端子，该第一端子接收一第一电源信号，该第二端子电性耦接到该熔丝元件。该半导体电路...

一种半导体装置包含基板、通过字元线与介电结构。通过字元线在基板中。介电结构围绕通过字元线，其中介电结构具有在介电结构的底部的放大部，且介电结构的放大部的最大宽度比介电结构的顶部的宽度还宽。具有在底部的放大部的介电结构可减少由通过字元线所...

本公开提供一种半导体结构的制备方法。该制备方法包括形成一第一位元线以及一第二位元线在一基底上；形成一图案化层在该第一位元线与该第二位元线之间，其中该图案化层覆盖该基底并围绕该第一位元线的一下部以及该第二位元线的一下部；形成一共形层在该图...

本公开提供一种叠置误差的校正标记。该校正标记包括一第一图案以及一第二图案。该第一图案设置在该基底的一第一表面上。该第二图案设置在该基底的一第二表面上。该基底的该第二表面与该基底的该第一表面相对。该第一图案至少与该第二图案的一部分重叠，并...

本发明提供一种制造半导体装置的方法，包含形成开口于基板中。从开口的侧壁植入掺杂剂于基板中，使得掺杂区形成在基板中的开口的侧壁，在从开口的侧壁植入掺杂剂于基板中之后，填充介电材料于开口中以形成第一介电结构，形成通过字元线于第一介电结构中。...

本公开提供一种叠置误差的测量标记。测量标记包括一第一图案和一第二图案。第一图案设置在一基底上，并位于一第一水平高度上。第一图案包括多个第一次图案和多个第二次图案。第一次图案沿一第一方向延伸并沿不同于第一方向的一第二方向排列。第二次图案沿...