本公开提供一种光学半导体元件。该光学半导体元件包括一逻辑晶粒，包括一核心电路区以及一逻辑周围电路区；一存储器晶粒，设置在该逻辑晶粒上并包括一存储器胞区以及一存储器周围区；一第一晶粒内通孔，设置在该存储器周围区中；一着陆垫，设置在该第一晶粒内通孔上；以及一感测器晶粒，设置在该存储器晶粒上并包括一感测器像素区以及一感测器周围区，一第一晶粒间通孔设置在该感测器周围区中。该第一晶粒内通孔与该第一晶粒间通孔经由该着陆垫并以一串接(cascade)方式而电性耦接。以一串接(cascade)方式而电性耦接。以一串接(cascade)方式而电性耦接。
【技术实现步骤摘要】
具有串接导通孔的光学半导体元件
[0001]交叉引用
[0002]本申请案主张美国第17/572,813号专利申请案的优先权(即优先权日为“2022年1月11日”)，其内容以全文引用的方式并入本文中。
[0003]本公开关于一种光学半导体元件。特别涉及一种具有串接导通孔的光学半导体元件。
技术介绍
[0004]光学半导体元件使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。光学半导体元件的尺寸逐渐地缩减，以符合计算能力所逐渐增加的需求。然而，在尺寸缩减的工艺期间，增加不同的问题，且如此的问题持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。
[0005]上文“的“现有技术”说明仅提供
技术介绍
，并未承认上文“的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文“的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现思路
[0006]本公开的一实施例提供一种光学半导体元件，包括一逻辑晶粒，包括一核心电路区以及一逻辑周围电路区；一存储器晶粒，设置在该逻辑晶粒上并包括一存储器胞区以及一存储器周围区；以及一第一晶粒内通孔，设置在该存储器周围区中且电性连接到该逻辑周围电路区；以及一感测器晶粒，设置在该存储器晶粒上并包括一感测器像素区以及一感测器周围区；一第一晶粒间通孔，设置在该感测器周围区中且经由该第一晶粒内通孔而电性耦接到该逻辑周围电路区；以及一第二晶粒间通孔，设置在该感测器周围区中。该第一晶粒间通孔的一高度大于该第二晶粒间通孔的一高度。
[0007]本公开的另一实施例提供一种光学半导体元件，包括一逻辑晶粒，包括一前表面；一存储器晶粒，包括一前表面，设置在该逻辑晶粒的该前表面上；以及一后表面，相对该存储器晶粒的该前表面设置；以及一感测器晶粒，包括一前表面，设置在该存储器晶粒的该后表面上；一后表面，相对该感测器晶粒的该前表面设置；一感测器单元，设置在该感测器晶粒的该后表面处；一彩色滤光片，设置在该感测器晶粒的该后表面上；以及一微透镜，设置在彩色滤光片上。
[0008]本公开的另一实施例提供一种光学半导体元件，包括一逻辑晶粒，包括一核心电路区以及一逻辑周围电路区；一存储器晶粒，设置在该逻辑晶粒上并包括一存储器胞区以及一存储器周围区；一第一晶粒内通孔，设置在该存储器周围区中；一着陆垫，设置在该第一晶粒内通孔上；以及一感测器晶粒，设置在该存储器晶粒上并包括一感测器像素区以及一感测器周围区，一第一晶粒间通孔设置在该感测器周围区中。该第一晶粒内通孔与该第
一晶粒间通孔经由该着陆垫并以一串接(cascade)方式而电性耦接。
[0009]由于本公开该光学半导体元件的设计，通过使用该第一晶粒内通孔、该第一晶粒间通孔以及该第二晶粒间通孔，产生在该感测器晶粒中的该信号可传输到该逻辑晶粒的多个功能电路，以执行通常需要复杂电路的不同处理。意即，该感测器晶粒只能保留光学感测功能的多个基本元件，以便可简化该感测器晶粒的制造的复杂度。因此，可改善该光学半导体元件的良率。此外，该第一晶粒内通孔、该第一晶粒间通孔以及该第二晶粒间通孔亦可缩短不同晶粒的该等功能电路之间的信号路径，以便降低信号传输的能量消耗。再者，通过更进一步的整合该存储器晶粒，可轻易地存储该间处理信号或是后处理信号。
[0010]上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
[0011]参阅实施方式与权利要求合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号指相同的元件。
[0012]图1是流程示意图，例示本公开一实施例的光学半导体元件的制备方法。
[0013]图2到图6是剖视示意图，例示本公开一实施例制备光学半导体元件的部分流程。
[0014]图7是放大剖视示意图，例示本公开一实施例的光学半导体元件的一第一晶粒内通孔。
[0015]图8到图15是剖视示意图，例示本公开一实施例制备光学半导体元件的部分流程。
[0016]图16是剖视示意图，例示本公开另一实施例的光学半导体元件。
[0017]图17及图18是剖视示意图，例示本公开另一实施例制备光学半导体元件的部分流程。
[0018]图19到图21是剖视示意图，例示本公开另一实施例制备光学半导体元件的部分流程。
[0019]图22到图29是剖视示意图，例示本公开另一实施例制备光学半导体元件的部分流程。
[0020]图30及图31是剖视示意图，例示本公开另一实施例制备光学半导体元件的部分流程。
[0021]附图标记说明：
[0022]1A：光学半导体元件
[0023]1B：光学半导体元件
[0024]1C：光学半导体元件
[0025]1D：光学半导体元件
[0026]1E：光学半导体元件
[0027]1F：光学半导体元件
[0028]10：制备方法
[0029]100：逻辑晶粒
[0030]100B：后表面
[0031]100F：前表面
[0032]101：第一基底
[0033]103：逻辑装置元件
[0034]105：第一导电特征
[0035]105L：第一导电线
[0036]105P：第一导电垫
[0037]105V：第一导电通孔
[0038]107：第一介电层
[0039]200：存储器晶粒
[0040]200B：后表面
[0041]200F：前表面
[0042]201：第二基底
[0043]203：存储器装置元件
[0044]205：第二导电特征
[0045]205L：第二导电线
[0046]205P：第二导电垫
[0047]205V：第二导电通孔
[0048]207：第二介电层
[0049]209：存储单元
[0050]300：感测器晶粒
[0051]300B：后表面
[0052]300F：前表面
[0053]301：第三基底
[0054]303：感测器装置元件
[0055]303D：漏极
[0056]303F：浮动扩散单元
[0057]303G：转移栅极
[0058]303S：感测器单元
[0059]305：感测器导电特征
[0060]305L：第三导电线
[0061]305P：第三导电垫
[0062]305V：第三导电通孔
[0063]本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种光学半导体元件，包括：一逻辑晶粒，包括一核心电路区以及一逻辑周围电路区；一存储器晶粒，设置在该逻辑晶粒上并包括一存储器胞区以及一存储器周围区；一第一晶粒内通孔，设置在该存储器周围区中；一着陆垫，设置在该第一晶粒内通孔上；以及一感测器晶粒，设置在该存储器晶粒上并包括一感测器像素区、一感测器周围区以及一第一晶粒间通孔，设置在该感测器周围区中；其中该第一晶粒内通孔与该第一晶粒间通孔经由该着陆垫以一串接方式而电性耦接。2.如权利要求1所述的光学半导体元件，其中该第一晶粒内通孔与该第一晶粒间通孔并未在形貌上对准。3.如权利要求2所述的光学半导体元件，其中该第一晶粒内通孔电性连接到该逻辑晶粒的一周围电路区。4.如权利要求3所述的光学半导体元件，其中该感测器晶粒包括：一介电层，设置在该存储器晶粒上；一基底，设置在该感测器晶粒的该介电层上；以及一感测器单元，设置在该感测器晶粒的该基底中；其中该第一晶粒间通孔沿该...
【专利技术属性】
技术研发人员：谢明宏，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。