电路的验证方法和半导体器件的模拟方法。所述电路的验证方法包括：在电路中设置第一器件、第一二极管和第二二极管，以对应具有深N阱的半导体器件；组合所述第一器件、所述第一二极管和所述第二二极管，以在所述电路中形成半导体器件组合；对形成有所述半导体器件组合的所述电路进行物理验证。本发明专利技术技术方案将现有技术需要使用的多个器件组合为一个半导体器件组合，便于直接在电路中添加该半导体器件组合，而不必如现有技术中逐一添加模拟该半导体器件所需的各个器件，减少了电路设计的工作量，提高了等效电路设计的效率，另外还避免了利用EDA设计工具进行物理验证时可能存在的风险。
【技术实现步骤摘要】
本专利技术涉及半导体领域，特别涉及包含半导体器件的。
技术介绍
半导体产品制造是一个流程高度复杂，资金高度密集的加工过程。与其他产品的制造过程相比，半导体产品制造的特殊性表现在产品工序的繁多，对设备的高利用率要求。常规的半导体产品制造主要包括设计、仿真、版图布局和物理验证等几个阶段。设计阶段，工程师设计出包含半导体器件的电路原理图。仿真阶段，工程师测试设计阶段设计的电路。仿真的基本思想就是建立一个能够模仿某个真实系统动态行为的计算机模型，利用该模型来对真实系统的行为变化进行数值·模拟实验，通过重复运行的模拟实验以及对模拟输出数据的分析来达到对该系统在给定条件下的动态行为的了解评估，进而改进或者优化系统的目的。版图布局阶段，工程师基于经过物理验证的电路原理图完成布局布线设计。物理验证阶段，工程师鉴定和修正上述半导体器件电路原理图中的设计规则错误和布局布线错误。该阶段的一致性验证可以确保版图和电路原理图在连接上的一致性。事实上，一个合格的半导体或集成电路产品的问世可能需要将上述过程反复多次。布局工程师可能同时掌握物理验证和参数提取工具；设计规则检测用于检查一个版图是否符合芯片加工厂的工艺约束，而参数提取则将在前仿真中没有考虑到的寄生的电阻电容参数从生成的版图中提取出来，反标到网表文件中供模拟和数位工程师做版图后仿真之用。模拟和数位工程师根据包含了寄生参数的网表文件来调整已有的设计以达到项目要求的物理、电气特性和逻辑功能。然后再将仿真后网表送到布局工程师手中进行重新的布局布线；这样的循环往往要来回数次才能得到满意的结果。简而言之，工程师设计出半导体器件的电路原理图后，需要对该电路原理图进行物理验证，并根据物理验证的结果判断该等效电路的设计方案是否正确，进而确保该器件的等效电路和版图设计匹配。然而，专利技术人发现利用电子设计自动化(Electronic Design Automation,EDA)设计工具设计出的具有深N阱的半导体器件的电路原理图经过物理验证和版图布局后，版图布局和在设计阶段获得的电路设计有时会不匹配，电路行为发生了改变，进而，可能导致设计成品的性能下降甚至失效。
技术实现思路
本专利技术解决是现有技术中版图布局和电路设计不匹配的问题。为解决上述问题，本专利技术技术方案提供一种电路的验证方法，包括在电路中设置第一器件、第一二极管和第二二极管，以对应具有深N阱的半导体器件；组合所述第一器件、所述第一二极管和所述第二二极管，以在所述电路中形成半导体器件组合；对形成有所述半导体器件组合的所述电路进行物理验证。可选地，所述半导体器件为具有深N阱的NMOS晶体管，所述第一器件为NMOS晶体管。可选地，所述组合所述第一器件、所述第一二极管和所述第二二极管，以在电路中形成半导体器件组合包括将所述第一 二极管的输入端连接至所述NMOS晶体管的衬底，输出端连接至所述第二二极管的输出端；将连接在一起的所述NMOS晶体管、所述第一二极管和所述第二二极管设置为半导体器件组合，以在所述物理验证时保留所述第一二极管和所述第二二极管。可选地，所述半导体器件为N型有源扩散电阻，所述第一器件为有源电阻。可选地，所述组合所述第一器件、所述第一二极管和所述第二二极管，以在电路中形成半导体器件组合包括将所述第一二极管的输入端连接至所述有源电阻的衬底，输出端连接至所述第二二极管的输出端；将连接在一起的所述有源电阻、所述第一二极管和所述第二二极管设置为半导体器件组合，以在所述物理验证时保留所述第一二极管和所述第二二极管。可选的，所述组合所述第一器件、所述第一二极管和所述第二二极管，以在电路中形成半导体器件组合还包括建立子电路宏单元，所述子电路宏单元包括连接在一起的所述第一器件、所述第一二极管和所述第二二极管；设置所述第一器件、所述第一二极管和所述第二二极管的属性参数；所述对形成有所述半导体器件组合的所述电路进行物理验证包括调用所述子电路宏单元，以对所述电路进行物理验证。本专利技术技术方案还提供一种半导体器件的模拟方法，包括获取对应具有深N阱的半导体器件的第一器件、第一二极管和第二二极管；组合所述第一器件、所述第一二极管和所述第二二极管，以形成半导体器件组合。可选地，所述半导体器件为具有深N阱的NMOS晶体管，所述第一器件为NMOS晶体管。可选地，所述组合所述第一器件、所述第一二极管和所述第二二极管，以形成半导体器件组合包括将所述第一二极管的输入端连接至所述NMOS晶体管的衬底，输出端连接至所述第二二极管的输出端；将连接在一起的所述NMOS晶体管、所述第一二极管和所述第二二极管设置为半导体器件组合。可选地，所述半导体器件为N型有源扩散电阻，所述第一器件为有源电阻。可选地，所述组合所述第一器件、所述第一二极管和所述第二二极管，以形成半导体器件组合包括将所述第一二极管的输入端连接至所述有源电阻的衬底，输出端连接至所述第二二极管的输出端；将连接在一起的所述有源电阻、所述第一二极管和所述第二二极管设置为半导体器件组合。可选的，所述组合所述第一器件、所述第一二极管和所述第二二极管，以在电路中形成半导体器件组合还包括建立子电路宏单元，所述子电路宏单元包括连接在一起的所述第一器件、所述第一二极管和所述第二二极管；设置所述第一器件、所述第一二极管和所述第二二极管的属性参数。与现有技术相比，上述技术方案具有下优点避免了利用EDA设计工具进行物理验证时可能存在的风险，具体地，上述技术方案将组成具有深N阱的半导体器件需要的各个器件组合，物理验证过程中不存在组合的器件被省略而导致最后的版图设计和电路设计不匹配的风险，提高了设计的可靠性。相对于现有技术在EDA设计工具中构建新的半导体器件种类的方法，上述技术方案无需更多的设计支持工作量，简化了电路设计过程。将现有技术需要使用的多个器件组合为一个半导体器件组合，便于直接在电路中添加该半导体器件组合，而不必如现有技术中逐一添加模拟该半导体器件所需的各个器件，减少了电路设计的工作量，提高了等效电路设计的效率。同时，本专利技术技术方案采用附加子电路宏单元的形式，即克服了对器件模拟重新建模的要求，又保证了器件的模拟精度。附图说明 图I是本专利技术实施方式的电路的验证方法的流程图；图2是具有深N阱的NMOS晶体管的截面图；图3是现有的具有深N阱的NMOS晶体管的等效电路；图4a是对现有具有深N阱的NMOS晶体管的等效电路进行物理验证的电路图；图4b是物理验证阶段与图4a所示电路图的电路行为一致的另一电路图；图5是在EDA设计工具中为模拟具有深N阱的NMOS晶体管而构建的5端口器件；图6是采用本专利技术实施方式的电路的验证方法中具有深N阱的NMOS晶体管的等效电路；图7是采用本专利技术实施方式的电路的验证方法中N型有源扩散电阻的等效电路；图8是本专利技术实施方式的半导体器件的模拟方法的流程图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在以下描述中阐述了具体细节以便于充分理解本专利技术。但是本专利技术能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的具体实施方式的限制。为解决现有技术中版图布局和电路设计不匹配的问题，专利技术人经过本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种电路的验证方法，其特征在于，包括 在电路中设置第一器件、第一二极管和第二二极管，以对应具有深N阱的半导体器件； 组合所述第一器件、所述第一二极管和所述第二二极管，以在所述电路中形成半导体器件组合； 对形成有所述半导体器件组合的所述电路进行物理验证。2.如权利要求I所述的电路的验证方法，其特征在于，所述半导体器件为具有深N阱的NMOS晶体管，所述第一器件为NMOS晶体管。3.如权利要求2所述的电路的验证方法，其特征在于，所述组合所述第一器件、所述第一二极管和所述第二二极管，以在电路中形成半导体器件组合包括 将所述第一二极管的输入端连接至所述NMOS晶体管的衬底，输出端连接至所述第二二极管的输出端； 将连接在一起的所述NMOS晶体管、所述第一二极管和所述第二二极管设置为半导体器件组合，以在所述物理验证时保留所述第一二极管和所述第二二极管。4.如权利要求I所述的电路的验证方法，其特征在于，所述半导体器件为N型有源扩散电阻，所述第一器件为有源电阻。5.如权利要求4所述的电路的验证方法，其特征在于，所述组合所述第一器件、所述第一二极管和所述第二二极管，以在电路中形成半导体器件组合包括 将所述第一二极管的输入端连接至所述有源电阻的衬底，输出端连接至所述第二二极管的输出端； 将连接在一起的所述有源电阻、所述第一二极管和所述第二二极管设置为半导体器件组合，以在所述物理验证时保留所述第一二极管和所述第二二极管。6.如权利要求3或5所述的电路的验证方法，其特征在于，所述组合所述第一器件、所述第一二极管和所述第二二极管，以在电路中形成半导体器件组合还包括建立子电路宏单元，所述子电路宏单元包括连接在一起的所述第一器件、所述第一二极管和所述第二二极管；设置所述第一器件、所述第一二极管和...
【专利技术属性】
技术研发人员：于明，郑舒静，许猛勇，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。