电路模拟方法技术

一种对包含多个晶体管的电路的电气特性进行模拟的电路模拟方法，包括如下步骤：　　　　将多个晶体管根据多个尺寸排列成的格子状图形中，存放所述多个晶体管中的两个以上的第一个晶体管电气特性的测量数据；　　　　在格子状图形中指定与所述第一晶体管不同的第二晶体管的位置，如果有邻接于所述第二晶体管的位置的一个以上的第一晶体管的位置时，则使用该一个以上的位置的第一晶体管的测量数据，根据插补规则，插补并求出所述第二晶体管的电气特性；　　　　再在格子状图形中指定与所述第二晶体管不同的另一第二晶体管，如果在邻接于所述另一第二晶体管的位置上，有一个以上的第二晶体管和／或已经求出插补数据的第二晶体管的位置时，则使用该一个以上的位置的第一晶体管的测量数据和／或第二晶体管的插补数据，根据插补规则，插补并求出所述另一第二晶体管的电气特性。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及预测MOSFET(金属氧化物半导体场效应晶体管)的测量尺寸(栅长/栅宽)的内部尺寸的MOSFET的电气特性的技术。
技术介绍
在MOS晶体管的电路设计模拟时，通常，准备已规定了多个MOS晶体的沟道长/宽尺寸的模型参数集，对于在电路设计中使用的各个晶体管的沟道长/宽尺寸，选择认为是最佳的模型参数集。然后，用该选择的模型参数集进行电路模拟(示例见专利文献1特开平10-65159号公报)。另外，在电路模拟的表格模型(table model)中也同样测量有限个器件的电气特性并生成测量值的表格，参照该表格来进行计算。在上述的方法中，由于晶片上面积的限制和工序上的完工形状等，不一定存在与设计时使用的尺寸相同的测量器件。以上述的专利文献1为代表，以往通过将模型参数最优化来特别指定较好的模型参数集。鉴于MOS晶体管的直流电气特性依赖于沟道长/宽尺寸而变化，为了进行更正确的模拟，需要得到与实际器件的尺寸不同尺寸时的电气特性。因此，在需要尺寸的实际器件不存在时，考虑用与电路模拟模型形状相关联的预测来进行电气特性模拟的方法。但是，由已使用的预测的方法产生的模拟精度，在很大程度上取决于与模型形状相关联的电气特性的预测结果。由于抽取的参数的值即使在实测点满足需要的精度，但在实测点以外的点往往模拟事实上不存在的特性。为了防止这种情况，有必要再增加构成最优化对象的实测尺寸，并增加电路模拟模型的参数抽取时的约束条件。另外，即使对于各个尺寸涉及采用实测值的电路模拟的表格模型，为了模拟实测尺寸以外的尺寸，如何从某个实测尺寸的表格数据提高预测精度也是问题。
技术实现思路
本专利技术的目的是根据MOSFET实测尺寸(栅长/栅宽)，高精度地预测所期望尺寸的MOSFET的电气特性。在模拟包含多个晶体管的电路的电气特性的本专利技术的方法中，在按照多个尺寸排列多个晶体管的格子状图形上，存储所述多个晶体管中的两个以上的第一晶体管的电气特性的测量数据。然后，在格子状图形中特别指定与所述第一晶体管不同的第二晶体管的位置，如果有邻接于所述第二晶体管的位置的一个以上的第一晶体管的位置时，则使用该一个以上的位置的第一晶体管的测量数据，根据插补规则，插补并求出所述第二晶体管的电气特性。再者，在格子状图形中，特别指定与所述第二晶体管不同的另一第二晶体管，如果在邻接于所述别的第二晶体管的位置的一个以上的位置上，有一个以上的第一晶体管和/或已求出插补数据的第二晶体管的位置时，则使用该一个以上的位置的第一晶体管的测量数据和/或第二晶体管的插补数据，根据所述插补规则，插补并求出所述另一第二晶体管的电气特性。在该方法中，例如，所述多个尺寸是所述晶体管的栅长和栅宽，所述插补规则是根据所述晶体管的栅长和栅宽的函数来规定的。另外，所述插补规则是对应于所述晶体管的栅电压，根据考虑了其阈值电压的函数来规定的。附图说明图1是表示由实施例1的模拟系统结构的方框图。图2是表示计算机结构的方框图。图3是表示模拟系统的处理流程的流程图。图4是具体地表示数据插补处理的第一阶段的顺序图。图5是表示为得到规定的无TEG尺寸的插补值需要的有TEG尺寸的示图。图6是说明根据3个方向的有TEG尺寸的测量值，得到相邻的无TEG尺寸的插补值的情况的示图。图7是说明从所得到的顶点的值生成顶点间的插补值的方法的示图。图8是表示使用了表格模型的电路模拟例子的示图。图9是说明从多个测量点得到的栅尺寸L/W的函数g的示图。具体实施例方式以下，参照附图说明本专利技术的实施方式。(实施例1)图1是表示实施例1中的模拟系统10的结构的方框图。模拟系统10设有输入文件2；电路模拟器4；验证系统6；输出文件8。模拟系统10在模拟所设计的氧化膜半导体场效应晶体管(MOSFET)电路的电气特性时使用，主要利用计算机构成。亦即，电路模拟器4和验证系统6用按后述的处理流程进行处理的计算机的中央处理器(CPU)来实现。输入文件2和验证系统6存储在计算机的二次存储装置(硬盘驱动器等)上。另外，输入文件2和输出文件8各以一个文件示出，但也不一定各以一个文件示出。输入文件2是由验证系统6生成的读入到电路模拟器4的文件的总称，输出文件8是由电路模拟器4生成的读入到验证系统6的文件的总称。以下，说明各构成要素。电路模拟器4读入输入文件2，设定规定的条件并进行模拟，并输出结果作为输出文件8。这时，电路模拟器4与验证系统6进行通信，例如，电路模拟器4将结束了处理的内容等与验证系统6联络。接受了来自电路模拟器4联络的验证系统6读入作为电路模拟器4的输出结果的输出文件，接着由验证系统6进行处理。验证系统6生成处理结果作为输入文件2。例如，电路模拟器4和验证系统6由图2所示的计算机100实现。计算机100中设有控制整个系统的中央处理器(CPU)102；存储程序和数据的ROM104；作为工作区使用的RAM106；键盘108；鼠标110；显示装置112；软盘114a的驱动装置(FDD)114；作为二次存储装置的硬盘装置(HDD)116；以及在网络上连接外部计算机等的通信装置118。此例中，在硬盘116上存储了输入文件2等的文件和模拟、验证程序。在另一例方法中，电路模拟器4和验证系统6具体采用作为设有与计算机100同样的构成部分的另一计算机。用于电路模拟器4的程序和输入文件2被存储在一个计算机的硬盘装置上，用于验证系统6的验证程序和输出文件8被存储在另一计算机中的硬盘装置上。下面，参照图3具体说明模拟系统10(图1)的处理过程。图3中，用电路模拟器4所执行的电路设计的模拟对应于步骤S201～S208，用验证系统6所执行的验证对应于步骤S209～S210。在该图中，例如，条件文件21、测量文件29、SPICE参数24相当于输入文件2(图1)。以下说明的各步骤的输出作为输出文件8的一部分被暂时保存在硬盘驱动器等的存储装置中。首先，电路模拟器4(图1)读出记述了进行验证的条件的条件文件21，将规定在条件文件21上的条件数据读入并存储在条件构造体22中(步骤S201)。条件文件是记述了进行验证的MOS的栅尺寸的生成规则和偏置条件等的文件(关于格式化在后文描述)。条件构造体22用CPU所需的可参照条件数据的数据结构构筑。然后，用条件构造体22和测量数据23生成用于验证的MOS晶体管的沟道长/宽(以下，分别称为「L」和「W」)，作为各自的插补值L′、W′(步骤S202)。测量数据是关于预先测量的MOSFET的电气特性(这里是电流值)所记述的数据，构成进行验证时的基准。测量数据被输入到SPICE参数抽取工具中。关于插补值L′/W′，参照图4等在后文描述。已生成的L′、W′被存放在L′/W′构造体26中用于模拟。再有，电路模拟器4(图1)根据条件构造体22和测量数据23从测量数据中抽取所指定的数据(步骤S203)。然后根据已抽取的实测数据和在步骤S202中所生成的插补L′/W′进行电流数据(Ids)的插补，预测插补值(步骤S204)。插补时，调用插补函数25-1，根据该函数进行运算。插补函数25-1是以下说明的式1～5的函数。插补函数25-1也可以存放在输入文件2(图1)中，也可以由电路模拟器4(图1)保持。所预测的插补值被取到L′/W′构造体的一部分中。电路模拟器4本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：木寺真琴，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：