应用于集成电路的物理设计验证的方法及其装置制造方法及图纸

本发明专利技术涉及一种应用于集成电路的物理设计验证的方法及其装置，所述应用于集成电路的物理设计验证的方法包含下列步骤：对比一集成电路的原始电路网表及所述集成电路的布局资料；以及根据对比结果标示所述集成电路内的元件的输出／入端的虚拟文字。

【技术实现步骤摘要】

本专利技术是关于集成电路设计的验证方法与装置，尤其是关于应用于集成电路的物 理设计验证的方法及其装置。
技术介绍
集成电路制造技术的不断进步使得集成电路芯片的最小尺寸也一直下降。然于， 在缩小芯片尺寸趋势的物理设计中，更需要考虑制造能力(manufacturability)对集成电 路芯片所造成合格率(yield)和可靠性(reliability)的影响。据此，除了在物理的集成 电路芯片制作完成后的测试及验证阶段，集成电路的物理设计验证亦为电路设计流程中重要的一环。在各种集成电路的物理设计验证中，物理设计验证的步骤是确认一集成电路设 计是否符合所有流程规则。几何设计规则藉由检查一电路的最终布局的相对位置或语法 (syntax)确保所述电路得以正确地制造。然而，功能正确性检验将由可操纵电路作动及其 行为的仿真器(simulator)和验证器(verifier)协助完成。电气规则检查(electrical rule check)或设计规则检查(design rule check)则用于处理布局语法及复杂行为分析。 电气规则为一电路的相关属性规定，其可藉由几何及连接关系决定。在各种集成电路的物理设计验证的软件或硬件中，布局对比原理图(layout versus schematic,LVS)软件是用于对比一集成电路的原始电路网表及所述电路的图形数 据系统是否一致。所述布局对原理图软件首先根据所述电路的图形数据系统产生一布局电 路网表，并针对所述原始电路网表及所述布局电路网表加以对比。若对比结果不一致，则 电路设计人员可根据对比结果修改所述电路的布局及绕线，亦即产生一更新的图形数据系 统，再重新对比所述原始电路网表及所述更新的图形数据系统。然而，不论是电路设计人员根据一集成电路的原始电路网表产生所述集成电路的 布局图，或是根据布局对比原理图软件所提供的对比结果修改所述集成电路的布局图，皆 有可能在布局图的制作过程中将两个不同信号网络的电路连接在一起，此种错误即称的为 电路短路。常见的电路短路形式包含供电网络和接地网络的短路，然而电路短路可包含各 种信号网络的误接，而不局限于供电网络和接地网络的短路。由于集成电路的电路短路是发生于集成电路的布局图内，故较难以以人工方式寻 找短路所发生的位置。据此，为解决集成电路的电路短路，现行存在一种物理设计验证的软 件以寻找集成电路内的短路位置。图1显示一现有的集成电路的短路位置搜寻方法的流程 图。在步骤102，根据使用者设定的编辑档案或是电路布局的数据文件输入一集成电路的虚 拟文字，并进入步骤104。在步骤104，根据所述集成电路内的虚拟文字定位所述集成电路 内的可能短路位置。图2显示一集成电路的电路短路的局部示意图。如图2所示，所述集成电路200 包含元件202、204和206，其中所述元件202、204和206各包含四个输出/入端。所述元 件202、204和206是由一供电网络和一接地网络串联，而一金属线250是横跨所述供电网络和所述接地网络而造成电路短路。若应用图1所示现有的集成电路短路位置的搜寻方法于图2的集成电路200。在 步骤102，使用者于端点A输入一供电网络VDD，并于端点B输入一接地网络VSS。在步骤 104，根据所述集成电路200内的虚拟文字VDD和VSS定位所述集成电路内的可能短路位置。然而，现有的集成电路短路位置的搜寻方法存在许多缺点。首先，使用者可能提供 错误的集成电路的虚拟文字而造成所述搜寻方法无法提供正确的电路短路位置。其次，使 用者为避免提供错误的集成电路的虚拟文字，可能提供过少的集成电路的虚拟文字，这将 造成现有的集成电路短路位置的搜寻方法耗费大量时间寻找所述短路位置，甚至将难以找 出所述短路位置。据此，业界所需要的是一种有效的方法及其装置，其可大幅压缩搜寻集成电路的 短路位置时所耗费的时间，以使得整个电路设计流程能更有效率。
技术实现思路
本专利技术是藉由利用布局对比原理图的对比结果标示一集成电路内的元件的输出/ 入端的虚拟文字，以达到广泛增加集成电路内的虚拟文字的目的。通过所述广泛增加的虚 拟文字可大幅压缩搜寻集成电路的短路位置时所需的时间。本专利技术提供一种应用于集成电路的物理设计验证的方法，包含下列步骤对比一 集成电路的原始电路网表及所述集成电路的布局资料；以及根据对比结果标示所述集成电 路内的元件的输出/入端的虚拟文字。本专利技术提供另一种应用于集成电路的物理设计验证的方法，包含下列步骤根据 一集成电路的原始电路网表及所述集成电路的布局数据的对比结果标示所述集成电路内 的元件的输出/入端的虚拟文字；以及根据所述集成电路内的虚拟文字定位所述集成电路 内的可能短路位置。本专利技术提供一种应用于集成电路的物理设计验证的装置，包含一对比单元和一标 示单元。所述对比单元是对比一集成电路的原始电路网表及所述集成电路的布局资料。所 述标示单元是根据所述对比单元所提供的对比结果标示所述集成电路内的元件的输出/ 入端的虚拟文字。本专利技术提供另一种应用于集成电路的物理设计验证的装置，包含一标示单元和一 定位单元。所述标示单元是根据一集成电路的原始电路网表及所述集成电路的布局数据的 对比结果标示所述集成电路内的元件的输出/入端的虚拟文字。所述定位单元是根据所述 标示单元所提供的虚拟文字确认所述集成电路内的可能短路位置。上文已经概略地叙述本专利技术的技术特征，俾使下文的详细描述得以获得较佳了 解。构成本专利技术的权利要求书权利要求书的其它技术特征将描述于下文。本专利技术所属技术 领域中具有普通技术人员应可了解，下文揭示的概念与特定实施例可作为基础而相当轻易 地予以修改或设计其它结构或制程而实现与本专利技术相同的目的。本专利技术所属
中普 通技术人员亦应可了解，这类等效的构建并无法脱离后附的权利要求书所提出的本专利技术的 精神和范围。附图说明图1显示一现有的集成电路短路位置的搜寻方法的流程图；图2显示一集成电路的电路短路的局部示意图；图3显示本专利技术的一实施例的应用于集成电路的物理设计验证的方法的流程图；图4显示根据本专利技术的一实施例的应用于集成电路的物理设计验证的方法标示 一集成电路的虚拟文字的示意图；图5显示本专利技术的另一实施例的应用于集成电路的物理设计验证的方法的流程 图；图6显示根据本专利技术的另一实施例的应用于集成电路的物理设计验证的方法搜 寻一集成电路的短路位置的示意图；图7显示根据本专利技术的一实施例的应用于集成电路的物理设计验证的装置的示 意图；及图8显示根据本专利技术的另一实施例的应用于集成电路的物理设计验证的装置的 示意图。具体实施例方式本专利技术在此所探讨的方向为一种集成电路的天线效应的检查方法及其装置。为了 能彻底地了解本专利技术，将在下列的描述中提出详尽的步骤及组成。显然地，本专利技术的施行并 未限定于电路设计的技术人员所熟悉的特殊细节。另一方面，众所周知的组成或步骤并未 描述于细节中，以避免造成本揭露不必要的限制。本专利技术的较佳实施例会详细描述如下，然 而除了这些详细描述之外，本专利技术还可以广泛地施行在其它的实施例中，且本专利技术的范围 不受限定，其以之后的权利要求书为准。根据本专利技术的一实施例所提供的应用于集成电路的物理设计验证的方法是藉由 利用布局对比原理图的对比结果标示一集成电路内的元件的输本文档来自技高网...

【技术保护点】
一种应用于集成电路的物理设计验证的方法，其特征在于包含下列步骤：对比一集成电路的原始电路网表及所述集成电路的布局资料；及根据对比结果标示所述集成电路内的元件的输出／入端的虚拟文字。

【技术特征摘要】

【专利技术属性】
技术研发人员：顾久予，
申请(专利权)人：新思科技有限公司，
类型：发明
国别省市：US[美国]