【技术实现步骤摘要】
本专利技术属于超大规模集成电路
，具体涉及一种超大规模集成电路中时序电路的等价验证方法。
技术介绍
超大规模集成电路发展到现在，单个芯片上已经能集成几百万门甚至千万门的电路。设计这样的电路是个十分复杂的问题，要验证其正确性更是个十分困难的问题。大家知道做一次芯片试制要花费几万至几十万美元。如果不能验证其100％的正确，只要有一、二个错误的芯片，就去进行试制，不仅造成经济上的巨大损失，也带来上市时间的损失。所以完成设计后的大规模集成电路芯片必须验证其正确性，只有做到100％正确，才能进行试制性投片。目前验证所需要的时间大约是设计时间的二倍，其难度可想而知。这里所说的验证是功能验证，学术上称之为形式验证。即检查设计的电路功能是否就是原来设想要实现的功能。时序电路等价验证是形式验证领域的瓶颈问题之一。电路的等价验证主要分组合电路的等价验证和时序电路的等价验证。组合电路的等价验证虽然从理论上也是属于NP完全问题，但是由于在实际应用中，待比较电路存在相似性，组合电路等价验证的复杂性可以大大降低。然而时序电路等价验证不同，所涉及的难点也比较多。除了待验证电路同步问题...
【技术保护点】
一种时序电路等价验证的方法，其特征在于具体步骤如下：（１）生成初始结构不动点集合，通过时序电路的模拟过程生成，其步骤为：（ａ）将待验证的两个电路的输入对应相连，构成所谓的乘积电路；（ｂ）在对应输入上加入随机产生的向量 ；（ｃ）根据输入向量，计算电路各个内部节点的逻辑值，根据节点逻辑值的变化，将具有相同变化的节点分在一个组，并删去只有一个节点的组，就构成了初始结构不动点集合。（２）帧展开，将电路的组合部分按寄存器节点的输入输出进行时间帧展开 ，其步骤为：（ａ）将电路组合部分向前展开一帧，即新展开的一帧...
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。