输出反馈时钟占空比调节装置、方法及系统制造方法及图纸

本发明专利技术提供一种输出反馈时钟占空比调节装置、方法及系统，该装置包括：时钟接收器，用于接收并放大差分时钟信号，还用于调节差分时钟信号的占空比；时钟缓冲电路，用于增大时钟接收器放大差分时钟信号的驱动能力；模拟同步电路，用于根据差分时钟信号对数模转换器中的数据进行同步生成差分数据；模拟DAC核电路，用于将数字信号转换成相应的模拟信号；占空比检测电路，用于提取模拟信号的占空比信息，其中，模拟信号波形与时钟占空比正相关；占空比调节电路，用于根据提取的占空比信息生成关于时钟接收器内差分时钟信号的占空比调节控制信号。本发明专利技术减小了时钟在数模转换中受到的非理想因素对占空比的影响，提高了占空比调整的速度与精确度。

Output Feedback Clock Duty Ratio Adjustment Device, Method and System

The invention provides an output feedback clock duty cycle adjusting device, method and system, which includes: a clock receiver for receiving and amplifying differential clock signals, and also for adjusting the duty cycle of differential clock signals; a clock buffer circuit for increasing the driving capacity of clock receivers for amplifying differential clock signals; and an analog synchronization circuit for amplifying differential clock signals according to differential clock signals. Synchronized generation of differential data from data in analog-to-analog converter; analog DAC nuclear circuit for converting digital signals into corresponding analog signals; duty cycle detection circuit for extracting duty cycle information of analog signals, in which the waveform of analog signals is positively correlated with the duty cycle of clock; duty cycle adjustment circuit for generating clock reception based on the extracted duty cycle information Duty ratio control signal of differential clock signal in the device. The invention reduces the influence of non-ideal factors on duty cycle of clock in digital-to-analog conversion, and improves the speed and accuracy of duty cycle adjustment.

【技术实现步骤摘要】
输出反馈时钟占空比调节装置、方法及系统
本专利技术属于集成电路
，特别是涉及一种输出反馈时钟占空比调节装置、方法及系统，应用于高速两路时间交织DAC的时钟处理。
技术介绍
随着DAC转换速率的提升，高速DAC开始采用时间交织结构来提升速度，由于时钟本身具有高、低电平两种相位，因此两路时间交织结构最便于实现和使用。如图1所示，两路时间交织结构在时钟的高电平输出1组信号，在时钟的低电平输出另一组信号，实现两路信号的交替输出。理想DAC输出信号具有零阶保持特性，要求输出信号的保持时间相等。采用两路时间交织结构DAC的第奇数个输出信号保持时间与时钟的高/低电平相关，第偶数个输出信号保持时间与时钟的低/高电平相关，因此当时钟占空比不满足要求时，DAC输出信号会有2个不同的交替变换的保持时间，从而在DAC的NYQUIST区产生一个与信号频率相关的杂波。DAC的第一奈奎斯特区为0～fDAC/2，当输出频率fout的正弦波时，会在fDAC/2-fout处产生一个杂波，从而降低DAC的宽带频谱特性。然而，常规的时钟占空比反馈控制电路如图2所示。时钟接收后对占空比进行检测，根据检测结果对时钟的占空比进行调节，校正后的时钟经过缓冲送入高速同步单元中，虽然校正后的时钟性能很好，但是经过缓冲、数据同步、电流开关后的输出信号占空比将会发生变化，使时钟校正后难以得到预期的提升效果。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种输出反馈时钟占空比调节装置、方法及系统，用于解决校正后时钟在通道路径上的非理想因素、数据经时钟处理的非理想因素、数据经电流开关转换的非理想因素对DAC输出信号的影响。为实现上述目的及其他相关目的，本专利技术提供一种输出反馈时钟占空比调节装置，适用于调节数模转换器中时钟信号的占空比，包括：时钟接收器，用于接收外部输入的差分时钟信号，并将所述差分时钟信号放大为CMOS信号，还用于接收占空比调节控制信号调节所述差分时钟信号的占空比；时钟缓冲电路，用于增大所述时钟接收器放大所述差分时钟信号的驱动能力；模拟同步电路，用于根据所述差分时钟信号对数模转换器中的数据进行同步生成差分数据，以模拟所述数模转换器中数据通路上的同步电路的非理想现象；模拟DAC核电路，用于将数字信号转换成相应的模拟信号，以模拟数模转换器中DAC核的非理想现象；占空比检测电路，用于提取所述模拟DAC核输出的模拟信号的占空比信息，其中，所述模拟信号波形与时钟占空比正相关；占空比调节电路，用于根据提取的所述占空比信息生成关于所述时钟接收器内差分时钟信号的占空比调节控制信号。本专利技术的另一目的在于提供一种输出反馈时钟占空比调节方法，适用于调节数模转换器中时钟信号的占空比；包括：利用时钟接收器接收输入的差分时钟信号，并将其放大为CMOS信号；利用时钟缓冲电路增大所述时钟接收器放大所述差分时钟信号的驱动能力，以连接至少两个模拟同步电路；利用模拟同步电路按照所述差分时钟信号对所述数模转换器中的数据进行同步生成差分数据，以模拟所述数模转换器中数据通路上的同步电路的非理想现象；利用模拟DAC核电路将所述差分数据内数字信号转换成相应的模拟信号，以模拟所述数模转换器中DAC核的非理想现象；利用占空比检测电路提取所述模拟DAC核输出的模拟信号的占空比信息；利用占空比调节电路根据所述占空比信息生成关于所述时钟接收器内差分时钟信号的占空比调节控制信号；根据所述占空比调节控制信号调节所述时钟接收器内的差分时钟信号。本专利技术还有一目的在于提供一种输出反馈时钟占空比调节系统，包括上述输出反馈时钟占空比调节装置。如上所述，本专利技术的输出反馈时钟占空比调节装置、方法及系统，具有以下有益效果：本专利技术采用时钟缓冲电路，减小了时钟通路上非理想因素对时间占空比的影响，同时，利用模拟同步单元与模拟DAC核模拟DAC数字信号到模拟信号的转换，减小了时钟在数模转换中受到的非理想因素对占空比的影响，提高了占空比调整的速度与精确度。附图说明图1显示为一种两路时间交织DAC的原理示意图；图2显示为一种常规时钟占空比反馈控制示意图；图3显示为本专利技术提供的一种输出反馈时钟占空比调节装置结构框图；图4显示为本专利技术提供的一种DummyDAC核电路的实现电路图；图5显示为本专利技术提供的一种DummyDAC核电路的输出信号示意图；图6显示为本专利技术提供的一种输出反馈时钟占空比调节方法流程图。元件标号说明：1时间接收器2时钟缓冲电路3模拟同步电路4模拟DAC核电路5占空比检测电路6占空比调节电路31第一模拟同步电路32第二模拟同步电路具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。请参阅图3，为本专利技术提供的一种输出反馈时钟占空比调节装置结构框图，包括：时钟接收器1，用于接收外部输入的差分时钟信号，并将所述差分时钟信号放大为CMOS信号，还用于接收占空比调节控制信号调节所述差分时钟信号的占空比；其中，所述差分时钟信号为正弦波时钟信号，而时钟接收器将其放大为COMS信号，而该时钟接收器可采用高速的信号放大电路放大所述正弦波时钟信号。时钟缓冲电路2，用于增大所述时钟接收器放大所述差分时钟信号的驱动能力；其中，增大时钟接收器对差分时钟信号的驱动能力以使其能够驱动后续多个数据同步电路，该时钟缓冲电路可采用逐级增大的方式提高时钟接收器的驱动能力。模拟同步电路3(Dummy同步电路)，用于根据所述差分时钟信号对数模转换器中的数据进行同步生成差分数据，以模拟所述数模转换器中数据通路上的同步电路的非理想现象；其中，模拟同步电路与数模转换器中同步电路相同的电路结构实现。模拟DAC核电路4(DummyDAC核)，用于将数字信号转换成相应的模拟信号，以模拟数模转换器中DAC核的非理想现象；其中，模拟DAC核电路与数模转换器中DAC核电路相同的电路结构实现。占空比检测电路5，用于提取所述模拟DAC核输出的模拟信号的占空比信息，其中，所述模拟信号波形与时钟占空比正相关；其中，由于DummyDAC核输出信号的波形与时钟占空比有关。占空比调节电路6，用于根据提取的所述占空比信息生成关于所述时钟接收器内差分时钟信号的占空比调节控制信号。其中，可通过晶体管对时钟接收器信号通路进行上拉或下拉电流实现。在本实施例中，由于图3是根据两路时间交织数模转换器的实现原理进行演变，如果选择多通道时间交织数模转换器，则时钟缓冲电路后需对应连接多路的模拟同步电路，即本实施例可应用于任意通道的时间交织DAC。本专利技术克服传统时钟占空比调节装置(反馈控制装置)校正后时钟在通道路径上的非理想因素、数据经时钟处理的非理想因素以及数据经电流开本文档来自技高网...

【技术保护点】
1.一种输出反馈时钟占空比调节装置，适用于调节数模转换器中时钟信号的占空比，包括：时钟接收器，用于接收外部输入的差分时钟信号，并将所述差分时钟信号放大为CMOS信号，还用于接收占空比调节控制信号调节所述差分时钟信号的占空比；时钟缓冲电路，用于增大所述时钟接收器放大所述差分时钟信号的驱动能力；模拟同步电路，用于根据所述差分时钟信号对数模转换器中的数据进行同步生成差分数据，以模拟所述数模转换器中数据通路上的同步电路的非理想现象；模拟DAC核电路，用于将数字信号转换成相应的模拟信号，以模拟数模转换器中DAC核的非理想现象；占空比检测电路，用于提取所述模拟DAC核输出的模拟信号的占空比信息，其中，所述模拟信号波形与时钟占空比正相关；占空比调节电路，用于根据提取的所述占空比信息生成关于所述时钟接收器内差分时钟信号的占空比调节控制信号。

【技术特征摘要】
1.一种输出反馈时钟占空比调节装置，适用于调节数模转换器中时钟信号的占空比，包括：时钟接收器，用于接收外部输入的差分时钟信号，并将所述差分时钟信号放大为CMOS信号，还用于接收占空比调节控制信号调节所述差分时钟信号的占空比；时钟缓冲电路，用于增大所述时钟接收器放大所述差分时钟信号的驱动能力；模拟同步电路，用于根据所述差分时钟信号对数模转换器中的数据进行同步生成差分数据，以模拟所述数模转换器中数据通路上的同步电路的非理想现象；模拟DAC核电路，用于将数字信号转换成相应的模拟信号，以模拟数模转换器中DAC核的非理想现象；占空比检测电路，用于提取所述模拟DAC核输出的模拟信号的占空比信息，其中，所述模拟信号波形与时钟占空比正相关；占空比调节电路，用于根据提取的所述占空比信息生成关于所述时钟接收器内差分时钟信号的占空比调节控制信号。2.根据权利要求1所述的输出反馈时钟占空比调节装置，其特征在于，所述模拟同步电路至少包括第一模拟同步电路与第二模拟同步电路，其中，所述第一模拟同步电路的一个输入端接低电平“0”，其另一个输入端接收时钟缓冲器的一输出端，所述第一模拟同步电路的两个输出端输出同步后的第一差分数据；所述第二模拟同步电路一个输入端接高电平“1”，其另一个输入端接收时钟缓冲器的另一输出端，所述第二模拟同步电路的两个输出端输出同步后的第二差分数据。3.根据权利要求1所述的输出反馈时钟占空比调节装置，其特征在于，所述模拟DAC核电路包括第一数模转换单元与第二数模转换单元，所述第一数模转换单元的输入端接高电平“1”，其第一输出端、第二输出端的一端各连接一控制开关，所述控制开关接收差分时钟信号CLKp控制；所述第二数模转换单元的输入端接低电平“0”，其第一输出端、第二输出端的一端各连接一控制开关，所述控制开关接收差分时钟信号CLKn控制，所述第一数模转换单元与第二数模转换单元的第一输出端相对应的控制开关的另一端互连且输出第一脉冲信号OUTp，所述第一数模转换单元与第二数模转换单元的第二输出端相对应的控制开关的另一端互连且输出第二脉冲信号OUTn，其中，所述第一脉冲信号OUTp与第二脉冲信号OUTn为互补信号。4.根据权利要求3所述的输出反馈时钟占空比调节装置，其特征在于，所述模拟DAC核电路还包括：所述第一数模转换单元与第二数模转换单元的第一输出端相对应的控制开关的另一端连接第一保护电阻的一端，所述第一保护电阻的另一端连接电源电压；所述第一数模转换单元与第二数模转换单元的第二输出端相对应的控制开关的另一端连接第二保护电阻的一端，所述第二保护电阻的另一端连接电源电压。5.根据权利要求1所述的输出反馈时钟占空比调节装置，其特征在于，所述占空比检测电路包括低通滤波单元与比较单元，所述低通滤波单元的输入端连接模拟DAC核电路的两个输出信号，将脉冲宽度转换为电平信号；所述比较器连接低通滤波单元的输出端，将所述电平信号转换为时钟占空比信息。6.一种输出反馈时钟占空比调节方法，适用于调...

【专利技术属性】
技术研发人员：刘军，万贤杰，王友华，付东兵，丁一，徐鸣远，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50