半导体器件制造技术

本实用新型专利技术涉及半导体器件，其包括具有源极和栅极的第一表面；具有漏极的第二表面；第一类型的衬底，其与漏极接触；与器件的衬底和第一表面接触的第一列，其包含介电材料；和镜像轴线，其中第一列的中心线沿镜像轴线设置，从而形成镜像的第一器件侧面和第二器件侧面。第一器件侧面包括第二类型的列，其与器件的第一列、衬底和第一表面接触；第一类型的第二列，其与衬底和第一列接触；第一类型的第三列，其与衬底和第二列接触；第一类型的第一区域，其设置成与第三列接触；第一类型的第二区域，其设置成与源极并与第一类型的第三区域接触；以及第一沟槽，其包括第二类型的第一区域，其中第二类型的第一区域与栅极区接触。

【技术实现步骤摘要】
半导体器件对相关申请的交叉引用本申请要求JaumeRoig-Guitart和FilipBauwens于2017年1月26日提交的名称为“High-VoltageSuperjunctionFieldEffectTransistor”(高电压超结场效应晶体管)的美国专利申请15/416,726的优先权，该美国专利申请以引用方式并入本文，就如同将其全文复制在此一样。
本技术涉及半导体器件。
技术介绍
新兴的功率应用可基于准谐振和谐振转换器，并且使用有效、坚固且便宜的电源开关在500kHz至1MHz的高频率下操作。高频率操作需要低切换功率损失和短瞬态时间，因为栅极充电和放电必须包括在操作循环中。当前的技术(包括全局和局部超结(SJ)功率金属氧化物半导体场效应晶体管(MOSFET))在频率方面受到限制，这是由于它们具有大输入电容(Ciss)和反向传输电容(Crss)值。其他技术可能较昂贵且没有雪崩耐量，因此采用了附加功率二极管，这会增大切换功率损失。
技术实现思路
本技术要解决的技术问题之一是利用超结技术提供场效应晶体管。本文所公开的实施方案中的至少一些涉及半导体器件结构，该半导体器件结构包括具有源极和栅极的第一表面；具有漏极的第二表面；第一类型的衬底，其中该衬底与漏极接触；与器件的衬底和第一表面接触的第一列，该第一列包含介电材料；和镜像轴线，其中第一列的中心线沿镜像轴线设置，从而形成第一器件侧面和第二器件侧面，其中第一器件侧面与第二器件侧面成镜像。第一器件侧面包括第二类型的列，该第二类型的列与器件的第一列、衬底和第一表面接触；第一类型的第二列，该第一类型的第二列与衬底和第一列接触；第一类型的第三列，该第一类型的第三列与衬底和第二列接触；第一类型的第一区域，该第一类型的第一区域设置成与第三列接触；第一类型的第二区域，该第一类型的第二区域设置成与源极并与第一类型的第三区域接触；以及第一沟槽，该第一沟槽包括第二类型和第二类型的第一区域，其中第二类型的第一区域与栅极区接触。在一个实施方案中，第二类型的第一区域与栅极区接触，并且具有比第一沟槽更高的掺杂物浓度。在一个实施方案中，第一类型的第二区域具有比第一类型的第一区域更高的掺杂物浓度，并且第一类型的第三区域具有比第一类型的第二区域更低的掺杂物浓度。在一个实施方案中，第一类型的第三区域具有比第一类型的第一区域更低的掺杂物浓度，并且第三列具有比第二列更低的掺杂物浓度。在一个实施方案中，半导体器件结构还包括电子路径，该电子路径从源极向下延伸穿过第一类型的第二区域并向下延伸穿过第一类型的第三区域，其中该路径具有在第一类型的第一区域的界面处的直角以及在第一类型的第一区域与第一列的界面处的直角，其中该电子路径继续向下穿过第一列，然后穿过衬底并终止于漏极；并且其中该电子路径包括第一类型的第二区域内的夹断区域。本文所公开的实施方案中的至少一些涉及半导体器件结构，该半导体器件结构包括具有源极和栅极的第一表面；具有漏极的第二表面；与n型的衬底接触的多个列，其中该衬底进一步与漏极接触；与器件的衬底和第一表面接触的多个列中的第一列，该第一列包含介电材料；包含介电材料的沟槽，其中第一列与衬底、沟槽的底部以及设置在沟槽中的导电材料接触；和镜像轴线，其中第一列的中心线和沟槽的中心线沿镜像轴线设置，从而形成第一器件侧面和第二器件侧面，其中第一器件侧面与第二器件侧面成镜像。第一器件侧面包括第一n型列，该第一n型列与器件的介电列、衬底和第一表面接触；第二p型列，该第二p型列与衬底、第一n型列接触；n型的第一区域，该n型的第一区域设置在n型的第二区域中，其中该第一n型区域包含比第二n型区域的掺杂物浓度更高的浓度的掺杂物，并且第一n型列包含大于第二n型区域但小于第二n型区域的浓度的掺杂物，并且其中n型的第一区域与源极接触，并且其中n型的第二区域与第一列、第二列和沟槽的侧壁接触；p型的第一区域，该p型的第一区域设置成与第一n型区域并与沟槽的侧壁接触；以及p型的第二区域，该p型的第二区域与第二栅极并与第三区域接触，其中第二p型区域和第三p型区域与第二n型区域接触。在一个实施方案中，第一p型区域设置成与沟槽的侧壁的一部分以及栅极区接触。在一个实施方案中，沟槽在沟槽的两个侧壁和沟槽的底部的每一者上包含与器件的第一表面接触的介电材料，并且该介电材料在至少三个侧面上包括导电材料。在一个实施方案中，沟槽包含与器件的第一表面和沟槽的侧壁的至少一部分接触的介电材料，介电材料不沿沟槽的底部延伸并且不与沟槽的底部接触，导电材料设置在沟槽中并且与栅极接触，第一p型区域设置成与沟槽的侧壁的一部分并与沟槽的底部的一部分接触，并且介电材料不设置在沟槽的底部。在一个实施方案中，半导体器件结构还包括电子路径，该电子路径从源极延伸穿过第一n型区域，向下穿过第二n型区域，并且具有第一n型列与n型的第二区域的界面处的直角，使得该电子路径延伸穿过第一n型列到达衬底并终止于漏极，其中该电子路径包括在第二n型区域中设置在第一p型列与第一p型区域之间的夹断区域。本技术的有利效果之一是利用超结技术提供场效应晶体管。附图说明在附图和以下描述中公开了用于使电路中的多个切换事件同步的特定系统。在附图中：图1是根据本公开的某些实施方案的与LVSi-FET共源共栅的局部超结结型栅极场效应晶体管(JFET)的横截面的概念性框图。图2A和图2B是根据本公开的某些实施方案的半导体器件的横截面的示意图。图3是根据本公开的某些实施方案的半导体器件的横截面的示意图。图4是根据本公开的某些实施方案的半导体器件的横截面的示意图。图5是根据本公开的某些实施方案的半导体器件的横截面的示意图。图6是根据本公开的某些实施方案的半导体器件的横截面的示意图。然而，应当理解，附图中给定的具体实施方案以及对它们的详细描述并不限制本公开。相反，这些实施方案和详细描述为普通技术人员提供了分辨替代形式、等价形式和修改形式的基础，这些替代形式、等价形式和修改形式与给定实施方案中的一个或多个实施方案一起被包含在所附权利要求书的范围内。具体实施方式本文公开了用于共封装的共源共栅结构的实施方案，该共源共栅结构将LVSi-FET(阻断电压(BV)约30V)与高电压(HV)Si-JFET(BV约650V)相组合。后者是独特的局部超结(SJ)设计(本文称为“新JFET超结结构”)，其中JFET与局部电荷平衡超结技术集成。用竖直、半(准)竖直、沟槽和平面技术之一制造的LVSi-FET显示出基本上比任何SJ-FET技术更低的Ciss和Crss。本文所讨论的设计利用低比导通电阻(sRon)实现高电压能力。此外，与基于GaN的技术相比，HVSJ-JFET的使用提供雪崩耐量和低成本。更确切地说，本文所讨论的至少一些实施方案涉及共源共栅结构，该共源共栅结构可共封装并且将低电压(LV)Si-FET(BV约30V)与高电压Si-JFET相组合。该集成提供各种优点，包括部分由于低掺杂外延而引起的较低夹断电压，其中夹断电压可介于-20V与-3V之间，且栅极电流泄漏减少。在一些实施方案中，可采用降低sRon的高掺杂柱。在某些实施方案中，新JFET超结结构可与共源共栅结构一起使用，并且可引起反向恢复电荷(Qrr)、本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：具有源极和栅极的第一表面；具有漏极的第二表面；第一类型的衬底，其中所述衬底与所述漏极接触；与所述器件的所述衬底和所述第一表面接触的第一列，所述第一列包含介电材料；和镜像轴线，其中所述第一列的中心线沿所述镜像轴线设置，从而形成第一器件侧面和第二器件侧面，其中所述第一器件侧面与所述第二器件侧面成镜像；其中所述第一器件侧面包括：第二类型的列，所述第二类型的列与所述器件的所述第一列、所述衬底和所述第一表面接触；所述第一类型的第二列，所述第一类型的第二列与所述衬底和所述第一列接触；所述第一类型的第三列，所述第一类型的所述第三列与所述衬底和所述第二列接触；所述第一类型的第一区域，所述第一类型的所述第一区域设置成与所述第三列接触；所述第一类型的第二区域，所述第一类型的所述第二区域设置成与所述源极并与所述第一类型的第三区域接触；以及第一沟槽，所述第一沟槽包括所述第二类型的第一区域，其中所述第二类型的所述第一区域与栅极区接触。

【技术特征摘要】
2017.01.26 US 15/416,7261.一种半导体器件，其特征在于，包括：具有源极和栅极的第一表面；具有漏极的第二表面；第一类型的衬底，其中所述衬底与所述漏极接触；与所述器件的所述衬底和所述第一表面接触的第一列，所述第一列包含介电材料；和镜像轴线，其中所述第一列的中心线沿所述镜像轴线设置，从而形成第一器件侧面和第二器件侧面，其中所述第一器件侧面与所述第二器件侧面成镜像；其中所述第一器件侧面包括：第二类型的列，所述第二类型的列与所述器件的所述第一列、所述衬底和所述第一表面接触；所述第一类型的第二列，所述第一类型的第二列与所述衬底和所述第一列接触；所述第一类型的第三列，所述第一类型的所述第三列与所述衬底和所述第二列接触；所述第一类型的第一区域，所述第一类型的所述第一区域设置成与所述第三列接触；所述第一类型的第二区域，所述第一类型的所述第二区域设置成与所述源极并与所述第一类型的第三区域接触；以及第一沟槽，所述第一沟槽包括所述第二类型的第一区域，其中所述第二类型的所述第一区域与栅极区接触。2.根据权利要求1所述的半导体器件，其中，所述第二类型的所述第一区域与栅极区接触，并且具有比所述第一沟槽高的掺杂物浓度。3.根据权利要求1所述的半导体器件，其中，所述第一类型的所述第二区域具有比所述第一类型的所述第一区域高的掺杂物浓度，并且其中所述第一类型的所述第三区域具有比所述第一类型的所述第二区域更低的掺杂物浓度。4.根据权利要求1所述的半导体器件，其中，所述第一类型的所述第三区域具有比所述第一类型的所述第一区域低的掺杂物浓度，并且其中所述第三列具有比所述第二列低的掺杂物浓度。5.根据权利要求1所述的半导体器件，其中，该半导体器件还包括电子路径，所述电子路径从所述源极向下延伸穿过所述第一类型的所述第二区域并向下延伸穿过所述第一类型的所述第三区域，其中所述路径具有在所述第一类型的所述第一区域与所述第一列的界面处的直角，其中所述电子路径继续向下穿过所述第一列，并然后穿过所述衬底并终止于所述漏极，并且其中所述电子路径包括所述第一类型的所述第二区域内的夹断区域。6.一种半导体器件，其特征在于，包括：具有源极和栅极的第一表面；具有漏极的第二表面；与n型的衬底接触的多个列，其中所述衬底进一步与所述漏极接触；与所述器件的所述衬底和所述第一表面...

【专利技术属性】
技术研发人员：J·R吉塔特，F·鲍温斯，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US