非易失性存储器与编程的相关方法技术

本发明专利技术公开了一种非易失性存储器与编程的相关方法。其中，编程方法适用于非易失性存储器，包括：在至少一遮蔽存储器串中的第一侧边存储器单元及第一通道存储器单元间设定至少一第一隔离存储器单元；在第一时间点，断开至少第一隔离存储器单元及提供预升压电压到第一侧边存储器单元的字线；在第二时间点导通至少第一隔离存储器单元，在第二时间周期中，提供预升电压到至少第一通道存储器单元及主要存储器单元的通道；并且在提升时间周期期间，提供预升压电压到至少第一通道存储器单元的字线上。

Related methods of nonvolatile memory and programming

The invention discloses a related method of non-volatile memory and programming. Among them, the programming method is applicable to non-volatile memory, including: setting at least one first isolated memory unit between the first side memory unit and the first channel memory unit in at least one masked memory string; disconnecting at least the first isolated memory unit at the first time point and providing a pre-boost voltage to the first. A word line of a side memory unit; turns on at least the first isolated memory unit at the second time point, provides a channel for a pre-boost voltage to at least the first channel memory unit and the main memory unit in the second time period; and provides a pre-boost voltage to at least the first channel memory during the boost time period. The word line of a unit.

【技术实现步骤摘要】
非易失性存储器与编程的相关方法
本专利技术是有关于一种非易失性存储器与其编程方法，且特别是有关于一种提升遮蔽存储器串的通道电能的编程方法。
技术介绍
针对一多层次(MLC)存储器单元的与非门(NAND)闪存中，已知的
广泛利用局部自升压方法来预防发生编程干扰现象。此种已知的方法是通过断开存储器单元的通道，来局部地对一些遮蔽字符串进行区域升压动作。为了有效地遮蔽存储器单元，遮蔽存储器单元应具有足够高的通道电能以降低跨越通道氧化层的电场，从而避免FN(Fowler-Nordheim)隧穿效应的发生。随着工艺尺寸的缩小，使得寄生电容的增大，进而造成升压比例明显地降低。这样的弱升压状态也与相邻存储器单元的数据形态相关，并且最坏的情况通常是发生在邻近的存储器单元被编程的时候。已知的
提出了几种操作方法来改善此问题，例如针对成对的存储器单元进行编程的机制。但这种机制亦会恶化编程的效能。因此，提供一种可以在没有性能损失的情况下，并且可改善提升电位的程序方法，此技术对于工程师而言，是个相当重要的课题。
技术实现思路
本专利技术提供一种非易失性存储器及其编程方法，可增加被遮蔽存储器串的通道电压，从而预防程序的干扰。本专利技术的非易失性存储器编程方法包括：在至少一遮蔽存储器串中设定在第一侧边存储器单元及的第一通道存储器单元间的至少一第一隔离存储器单元；在第一时间点断开第一隔离存储器单元，并提供预升压电压至第一侧边存储器单元的字线；在第二时间点导通第一隔离存储器单元，以依据预升压电压来传输预升压电能至第一通道存储器单元及主要存储器单元的通道；在升压时间周期期间，提供升压电压到第一通道存储器单元的字线；其中，预升压电压的电压电平不大于升压电压的电压电平。本专利技术的非易失性存储器包括存储器单元阵列、X译码器、Y译码器以及存储器控制器。存储器单元阵列包括多个存储器串。X译码器以及Y译码器耦接至存储器单元阵列。存储器控制器耦接至X译码器及Y译码器，并且用以：在至少一遮蔽存储器串中设定在第一侧边存储器单元及的第一通道存储器单元间的至少一第一隔离存储器单元；在第一时间点断开第一隔离存储器单元，并提供预升压电压至第一侧边存储器单元的字线；在第二时间点导通第一隔离存储器单元，以依据预升压电压来传输预升压电能至第一通道存储器单元及主要存储器单元的通道；在升压时间周期期间，提供升压电压到第一通道存储器单元的字线；其中，预升压电压的电压电平不大于升压电压的电压电平。基于上述，本专利技术提供一预升压电压至一遮蔽存储器串的侧部中的漏极存储器单元与源极存储器单元，然后提供提升电压至通道存储器单元。也就是说，遮蔽存储器单元的通道电位能可以通过耦合预升压电压来进行预升压动作，并且当升压电压被提供给通道存储器单元时，遮蔽存储器单元的通道电位能可以更进一步的提升。如此一来，对于遮蔽存储器单元的编程干扰，可以有效的被降低，使遮蔽存储器单元可得到良好的遮蔽效果为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1绘示本专利技术实施例中的NAND闪存中的存储器串示意图。图2绘示本专利技术实施例的非易失性存储器的编程方法的流程图。图3A与图3B绘示本专利技术的实施例中的遮蔽存储器单元及其通道电能的示意图。图4A与图4B绘示本专利技术的另一实施例中的遮蔽存储器单元及其通道电能的示意图。图5绘示本专利技术一实施例中的编程方法的波形图。图6绘示本专利技术的一实施例中的非易失性存储器的示意图。【符号说明】S210～S240：编程的步骤MC1-MC9：存储器单元SSW：位线选择开关BL：位线GND：接地端GSL、GSW：接地选择开关Vpgm：编程电压VPASS、VISO、VPD、VPS：字线讯号CG1：控制栅极PC：主要存储器单元PAC1、PAC2：通道存储器单元IC1、IC2：隔离存储器单元SC1～SC2：侧边存储器单元SSL：控制讯号300：：遮蔽存储器单元t0～t3：时间点dV1、dV2：电压差CVT1～CVT6：曲线400：遮蔽存储器串VPB：预升电压V1：第一电压Vch_Vpgm：电能Vch_VPD：电能BTP：升压时间周期tb、tc：时间区间600：非易失性存储器610：存储器单元阵列620：X译码器630：Y译码器640：存储器控制器WL1-WLN：字线讯号WL1-WLx：字线讯号BL1-BLM：位线具体实施方式请参照图1，图1绘示本专利技术实施例中的NAND闪存中的存储器串示意图。存储器串100耦接至位线BL，且包括多个存储器单元MC1-MC9、接地选择开关GSW以及位线选择开关SSW。存储器单元MC1-MC9串联耦接在接地选择开关GSW与位线选择开关SSW之间。位线选择开关SSW的第一端耦接至位线BL，第二端耦接至存储器单元MC9。接地选择开关GSW的第一端耦接至存储器单元MC1，第二端耦接至接地电压GND。在此请注意，存储器串的存储器单元数量并不受限制，图1中绘示的存储器串100具有9个存储器单元仅只是一个范例。请参照图2，图2绘示本专利技术实施例的非易失性存储器的编程方法的流程图。在此也请同样参照图3A、图3B及图5，其中，图3A与图3B绘了本专利技术的实施例中的遮蔽存储器单元及其通道电能的示意图，图5则绘示了本专利技术实施例中的编程方法的波形图。在图3A中，遮蔽存储器单元300中包括多个存储器单元。每一个存储器单元通过两个垂直方向的排列的矩形区块来显示，其中之一(下方部分)的矩形区块为存储器单元的浮动栅极(floatinggate)，而其中另一(上方部分)的矩形区块为存储器单元的控制栅极。存储器单元串联耦接在接地选择开关GSW与位线选择开关SSW之间，其中，位线选择开关SSW耦接至位线BL，且接地线开关GSW耦接至参考接地GND。在图3B中，Y轴代表通道电能，而X轴表示位置。在本实施例中，存储器串300被选择为遮蔽存储器串。首先，在时间点t0时，具有高电平的控制讯号SSL被传输至位线选择开关SSW，并用以导通位线选择开关SSW。耦接至遮蔽存储器串300的位线BL则被相对应地进行预充电。然后，为了降低遮蔽存储器串的编程干扰，可执行步骤S210以在遮蔽存储器串300的侧边存储器单元(侧边存储器单元SC1的其中之一)与通道存储器单元(通道存储器单元PAC1的其中之一)之间设定隔离存储器单元IC1。若主要存储器单元PC的字线耦接至选择字线以接收编程电压Vpgm的字线，一个或多个设置在通道存储器单元PAC1与侧边存储器单元SC1之间的存储器单元可被选择作为隔离存储器单元IC1。在本实施例中，侧边存储器单元SC1可接近位线选择开关SSW，而在另一实施例中，侧边存储器单元SC1可接近接地选择开关GSW。再者，通道存储器单元PAC1接收字线讯号VPASS，隔离存储器单元接收字线讯号VISO，且侧边存储器单元SC1接收字线讯号VPD。接着，步骤S220用于切断隔离存储器单元IC1，且在第一时间点t1提供预升压电压至侧边存储器单元SC1的字线。在此，具有低电平的隔离讯号VISO被施加于隔离存储器单元IC1的控制栅极CG1上，且对应切断隔离存储器单元IC1。此外，在同一时间，预升压电压被承载至字线讯号VPD上，并被提供给侧边存储器单元SC1。参照参考曲线CVT1，侧本文档来自技高网...

【技术保护点】
1.一种非易失性存储器编程方法，其特征在于，包括：在至少一遮蔽存储器串中，设定在一第一侧边存储器单元及的一第一通道存储器单元间的至少一第一隔离存储器单元；在第一时间点，断开该至少一第一隔离存储器单元，并提供一预升压电压至该第一侧边存储器单元的字线；在一第二时间点导通该至少第一隔离存储器单元，以依据该预升压电压来传输预升压电能至该至少一第一通道存储器单元及一主要存储器单元的通道；以及在一升压时间周期期间，提供一升压电压到至少该第一通道存储器单元的该字线，其中，该预升压电压的电压电平不大于该升压电压的电压电平。

【技术特征摘要】
2017.02.23 US 15/440,8891.一种非易失性存储器编程方法，其特征在于，包括：在至少一遮蔽存储器串中，设定在一第一侧边存储器单元及的一第一通道存储器单元间的至少一第一隔离存储器单元；在第一时间点，断开该至少一第一隔离存储器单元，并提供一预升压电压至该第一侧边存储器单元的字线；在一第二时间点导通该至少第一隔离存储器单元，以依据该预升压电压来传输预升压电能至该至少一第一通道存储器单元及一主要存储器单元的通道；以及在一升压时间周期期间，提供一升压电压到至少该第一通道存储器单元的该字线，其中，该预升压电压的电压电平不大于该升压电压的电压电平。2.根据权利要求1所述的非易失性存储器编程方法，其特征在于，更包括：在该至少一遮蔽存储器串中的一第二侧边存储器单元及的一第二通道存储器单元间设定至少一第二隔离存储器单元；在该第一时间点，断开该至少一第二隔离存储器单元，并提供该预升压电压到该第二侧边存储器单元的字线；以及在该第二时间点导通该至少一第二隔离存储器单元，以依据该预升电压来传输预升压电能至该至少一第二通道存储器单元及该主要存储器单元的通道。3.根据权利要求1所述的非易失性存储器编程方法，其特征在于，更包括：在该第一时间点之前，对该至少一遮蔽存储器串耦接的一位线进行充电。4.根据权利要求1所述的非易失性存储器编程方法，其特征在于，更包括：在该升压时间周期之前，维持该至少一第一通道存储器单元及该主要存储器单元的字线上的电压一参考接地电压。5.根据权利要求1所述的非易失性存储器编程方法，其特征在于，更包括：在该第一时间点之前，断开耦接于该至少一遮蔽存储器串及该参考接地电压之间的一接地选择开关；以及在该第一时间点之前，导通耦接于该至少一遮蔽存储器串及该位线之间的该位线选择开关。6.根据权利要求1所述的非易失性存储器编程方法，其特征在于，更包括：在该第二时间点之后，调整该至少一第一侧边存储器单元的字线上的电压电平至一第一电压电平；以及在该第二时间点之后，断开至少该第一隔离存储器单元，其中，该第一电压电平小于该预升压电压的电压电平。7.根据权利要求6所述的非易失性存储器编程方法，其特征在于，更包括：在该升压时间周期间，维持至少该第一侧边存储器单元的字线的电压电平在该第一电压电平。8.一种非易失性存储器，其特征在于，包括：一存储器单元阵...

【专利技术属性】
技术研发人员：李亚睿，陈冠复，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71