一种具有含虚栅的复合栅结构的IGBT芯片制造技术

本发明专利技术公开了一种具有含虚栅的复合栅结构的IGBT芯片，包括形成于晶圆基片上的若干复合栅单元，复合栅单元包括栅极区和有源区，栅极区包括第一沟槽栅极、第二沟槽栅极和平面栅极，平面栅极与第一沟槽栅极相连，第二沟槽栅极悬空、接地或与平面栅极相连；有源区包括位于栅极区两侧的沟槽栅有源区和平面栅有源区，其均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。本发明专利技术可实现平面栅极和第一沟槽栅极共存于同一芯片，从而大大提升芯片密度，并通过平面栅极和第一沟槽栅极之间的第二沟槽栅极有效屏蔽平面栅极和第一沟槽栅极二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通电流的变化率，降低开关损耗。

【技术实现步骤摘要】
一种具有含虚栅的复合栅结构的IGBT芯片
本专利技术涉及半导体器件
，尤其涉及一种具有含虚栅的复合栅结构的IGBT芯片。
技术介绍
自1980年前后IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)器件问世以来，由于其既具有双极晶体管通态压降低、电流密度大的特点，又具有MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，金属-氧化物半导体场效应晶体管)管输入阻抗高、响应速度快等特点，被广泛应用于轨道交通、智能电网、工业变频及新能源开发等领域。图1为现有技术中的具有平面栅结构的IGBT芯片的半元胞的剖面示意图。如图1所示，主要包括：衬底101、N阱区102、P阱区103、N+掺杂区104、P+掺杂区105、平面栅极106、栅氧化层107、钝化层108以及金属层109。图1所示的具有平面栅结构的IGBT芯片的主要优点是工艺制作简单，对设备要求低，而且平面栅耐压性能好，皮实度高，因而能用于工作环境比较恶劣的场所。但是，由于其沟道区在表面，沟道密度受到芯片表面积大小限制，导致IGBT芯片体内的电导调制效应较弱，导通压降较高。图2为现有技术中的具有沟槽栅结构的IGBT芯片的半元胞的剖面示意图。如图2所示，主要包括：衬底201、N阱区202、P阱区203、N+掺杂区204、P+掺杂区205、沟槽栅极206、栅氧化层207、钝化层208以及金属层209。为了降低IGBT芯片的导通压降，采用如图2所示的沟槽栅结构取代平面栅结构。如图2所示，通过刻蚀工艺形成沟槽栅极，使得沟道进入衬底体内，实现将沟道由横向转化为纵向，从而实现一维电流通道，有效消除平面栅沟道中的JFET效应，同时缩小了元胞尺寸，使沟道密度不再受芯片表面积限制，大大提高元胞密度从而大幅度提升芯片电流密度。但是，随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区。图3为现有技术中的具有陪栅和沟槽栅结构的IGBT芯片的半元胞的剖面示意图。如图3所示，主要包括：衬底301、N阱区302、P阱区303、N+掺杂区304、P+掺杂区305、沟槽栅极306、陪栅307、栅氧化层308、钝化层309以及金属层310。为了平衡短路性能和电流密度之间的折中关系，采用如图3所示的陪栅和沟槽栅极共存的结构取代如图2所示的沟槽栅结构。图2和图3中的沟槽栅极的底部对IGBT芯片的阻压能力有一定的限制。其与图1所示的具有平面栅结构的IGBT芯片相比，在提升IGBT芯片性能的同时也牺牲了平面栅部分耐压和皮实的性能。
技术实现思路
针对上述技术问题，本专利技术提供了一种具有含虚栅的复合栅结构的IGBT芯片，包括晶圆基片和形成于所述晶圆基片正面的若干个依次排列的复合栅单元，每一所述复合栅单元包括栅极区和有源区：所述栅极区包括：在所述栅极区的指定位置刻蚀形成的相邻的两个沟槽，所述两个沟槽内分别设置有第一沟槽栅极和第二沟槽栅极；在所述栅极区的表面设置的平面栅极，所述平面栅极与第一沟槽栅极相连；以及隔离所述第一沟槽栅极、第二沟槽栅极以及平面栅极与所述晶圆基片的栅氧化层，和覆盖所述平面栅极外表面的隔离保护层；所述有源区包括位于所述栅极区两侧的沟槽栅有源区和平面栅有源区，其中，所述沟槽栅有源区和平面栅有源区均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。在一个实施例中，所述N阱区是通过向其所属的有源区注入第一剂量的N型杂质，并使该N型杂质在该N阱区所属的有源区的下方扩散，同时横向扩散至所述平面栅极中与该N阱区所属的有源区相接触的边缘的下方而形成的区域；所述P阱区是通过向其对应的所述N阱区注入第二剂量的P型杂质，并使该P型杂质在该P阱区所属的有源区的下方扩散，同时横向扩散至所述平面栅极中与该P阱区所属的有源区相接触的边缘的下方而形成的区域；所述N+掺杂扩散区是通过向其对应的所述P阱区扩散第三剂量的N型杂质，之后经过刻蚀而保留在所述平面栅极下方的区域，其中所述N+掺杂扩散区的底部高于其对应的所述P阱区经过此次刻蚀而暴露出的表面；所述P+掺杂区是通过向其对应的所述P阱区经过此次刻蚀而暴露出的表面注入第四剂量的P型杂质而形成的区域，其中所述P+掺杂区的侧部通过扩散与其对应的所述N+掺杂扩散区相连；其中，所述沟槽栅有源区的N阱区、P阱区以及N+掺杂扩散区的侧部止于所述第一沟槽栅极侧壁的栅氧化层。在一个实施例中，所述平面栅极与第二沟槽栅极断开。在一个实施例中，所述第二沟槽栅极悬空或接地。在一个实施例中，所述平面栅极还与第二沟槽栅极相连。在一个实施例中，还包括覆盖所述隔离保护层、所述沟槽栅有源区的P+掺杂区和所述平面栅有源区的P+掺杂区的金属层。在一个实施例中，所述第一剂量小于所述第三剂量，所述第二剂量小于所述第四剂量。在一个实施例中，每两个所述复合栅单元以镜像对称的方式组成一个元胞。在一个实施例中，所述元胞为六角形元胞结构，并且多个所述元胞以蜂窝状分布在晶圆基片上；或者，所述元胞为方形元胞结构，并且多个所述元胞矩阵式地分布在晶圆基片上；或者，所述元胞为条形元胞结构，并且多个所述元胞并排地分布在晶圆基片上。在一个实施例中，还包括形成于所述晶圆基片背面的背部结构，所述背部结构为穿通型结构、非穿通型结构或软穿通型结构。与现有技术相比，本专利技术的一个或多个实施例可以具有如下优点：1)本专利技术提供的IGBT芯片具有平面栅极和沟槽栅极的复合栅结构，同时在平面栅极和第一沟槽栅极之间引入第二沟槽栅极(即虚栅极)将二者隔开，可以有效屏蔽平面栅结构和沟槽栅结构二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通电流的变化率，以及降低开关损耗。2)在本专利技术中，平面栅极和第一沟槽栅极之间的第二沟槽栅极(即虚栅极)通过悬空、接地或与栅极相连的方式来有效屏蔽平面栅结构和沟槽栅结构二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通电流的变化率，以及降低开关损耗。3)本专利技术提供的IGBT芯片具有平面栅极和第一沟槽栅极的复合栅结构，可以有效解决平面栅极高通态压降、低电流密度和沟槽栅极阻压能力和安全工作区受限的问题，从而大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性。4)本专利技术的第一沟槽栅极和平面栅极可以通过共用的多晶硅栅极实现对IGBT芯片栅极的控制。本专利技术的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例共同用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1示出了现有技术中的具有平面栅结构的IGBT芯片的半元胞的剖面示意图；图2示出了现有技术中的具有沟槽栅结构的IGBT芯片的半元胞的剖面示意图；图3示出了现有技术中的具有陪栅和沟槽栅结构的IGBT芯片的半元胞的剖面示意图；图4示出了本专利技术第一实施例中的具有含虚栅的复合栅结构的IGBT芯片六角形元胞的俯视示意图；图5示出了本专利技术第一实施例中的具有含虚栅的复合栅结构的本文档来自技高网...

【技术保护点】
1.一种具有含虚栅的复合栅结构的IGBT芯片，其特征在于，包括晶圆基片和形成于所述晶圆基片正面的若干个依次排列的复合栅单元，每一所述复合栅单元包括栅极区和有源区：所述栅极区包括：在所述栅极区的指定位置刻蚀形成的相邻的两个沟槽，所述两个沟槽内分别设置有第一沟槽栅极和第二沟槽栅极；在所述栅极区的表面设置的平面栅极，所述平面栅极与第一沟槽栅极相连；以及隔离所述第一沟槽栅极、第二沟槽栅极以及平面栅极与所述晶圆基片的栅氧化层，和覆盖所述平面栅极外表面的隔离保护层；所述有源区包括位于所述栅极区两侧的沟槽栅有源区和平面栅有源区，其中，所述沟槽栅有源区和平面栅有源区均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。

【技术特征摘要】
1.一种具有含虚栅的复合栅结构的IGBT芯片，其特征在于，包括晶圆基片和形成于所述晶圆基片正面的若干个依次排列的复合栅单元，每一所述复合栅单元包括栅极区和有源区：所述栅极区包括：在所述栅极区的指定位置刻蚀形成的相邻的两个沟槽，所述两个沟槽内分别设置有第一沟槽栅极和第二沟槽栅极；在所述栅极区的表面设置的平面栅极，所述平面栅极与第一沟槽栅极相连；以及隔离所述第一沟槽栅极、第二沟槽栅极以及平面栅极与所述晶圆基片的栅氧化层，和覆盖所述平面栅极外表面的隔离保护层；所述有源区包括位于所述栅极区两侧的沟槽栅有源区和平面栅有源区，其中，所述沟槽栅有源区和平面栅有源区均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。2.根据权利要求1所述的IGBT芯片，其特征在于，所述N阱区是通过向其所属的有源区注入第一剂量的N型杂质，并使该N型杂质在该N阱区所属的有源区的下方扩散，同时横向扩散至所述平面栅极中与该N阱区所属的有源区相接触的边缘的下方而形成的区域；所述P阱区是通过向其对应的所述N阱区注入第二剂量的P型杂质，并使该P型杂质在该P阱区所属的有源区的下方扩散，同时横向扩散至所述平面栅极中与该P阱区所属的有源区相接触的边缘的下方而形成的区域；所述N+掺杂扩散区是通过向其对应的所述P阱区扩散第三剂量的N型杂质，之后经过刻蚀而保留在所述平面栅极下方的区域，其中所述N+掺杂扩散区的底部高于其对应的所述P阱区经过此次刻蚀而暴露出的表面；所述P+掺杂区是通过向其对应...

【专利技术属性】
技术研发人员：刘国友，朱春林，朱利恒，
申请(专利权)人：株洲中车时代电气股份有限公司，
类型：发明
国别省市：湖南,43