半导体结构及其形成方法技术

一种半导体结构及其形成方法，所述形成方法包括：提供衬底，所述衬底上具有鳍部；在所述鳍部上形成栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面；进行第一刻蚀处理，在所述栅极结构两侧的鳍部内形成开口；对所述形成有开口的鳍部进行静电放电注入，在所述鳍部内形成静电放电掺杂区，所述静电放电掺杂区内具有第一类型离子；在所述开口内形成应力层，以形成位于所述静电放电掺杂区上的源漏掺杂区，所述源漏掺杂区内具有第二类型离子。本发明专利技术技术方案有效提高所形成应力层的质量，减少源漏掺杂区形成过程中应力层释放的应力，有利于改善所形成应力层的性能，有利于提高所形成半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着MOS器件尺寸的减小，MOS器件的沟道随之缩短。由于沟道缩短，MOS器件的缓变沟道近似不再成立，而凸显出各种不利的物理效应(特别是短沟道效应)，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。为了进一步缩小MOS器件的尺寸，人们发展了多面栅场效应晶体管结构，以提高MOS器件栅极的控制能力，抑制短沟道效应。其中鳍式场效应晶体管就是一种常见的多面栅结构晶体管。鳍式场效应晶体管为立体结构，包括衬底，所述衬底上形成有一个或多个凸出的鳍，鳍之间设置有绝缘隔离部件；栅极横跨于鳍上且覆盖所述鳍的顶部和侧壁。由于这种立体结构与传统平面结构的晶体管具有较大区别，部分工艺如果操作不当可能对形成器件的电学性能造成很大影响。此外，随着半导体工艺技术能力的不断提高，半导体器件的尺寸不断缩小。静电放电(ElectrostaticDischarge，ESD)对半导体集成电路的危害变得原来越显著。而且随着半导体芯片的广泛运用，导致半导体芯片受到静电损伤的因素也越来越多。据统计，集成电路失效的产品中35％是由于静电放电问题所引起的。所以为了调节结击穿电压(thejunctionbreakdownvoltage)，调节静电放电器件的触发电压(triggervoltage)，在形成半导体结构的过程中，需要进行静电放电注入。但是引入静电放电注入的半导体结构，往往存在电学性能不良的问题。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，以改善半导体结构的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有鳍部；在所述鳍部上形成栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面；进行第一刻蚀处理，在所述栅极结构两侧的鳍部内形成开口；对所述形成有开口的鳍部进行静电放电注入，在所述鳍部内形成静电放电掺杂区，所述静电放电掺杂区内具有第一类型离子；在所述开口内形成应力层，以形成位于所述静电放电掺杂区上的源漏掺杂区，所述源漏掺杂区内具有第二类型离子。可选的，进行第一刻蚀处理的步骤包括：进行第一刻蚀处理，在所述栅极结构两侧的鳍部内形成深度在15nm到40nm范围内的开口。可选的，进行第一刻蚀处理的步骤包括：通过干法方式进行所述第一刻蚀处理。可选的，对所述形成有开口的鳍部进行静电放电注入的步骤中，所述半导体结构为NMOS器件时，工艺参数为：注入离子为B，注入能量在3KeV到15KeV范围内，注入剂量在1.0E12atom/cm2到2.0E15atom/cm2范围内；所述半导体结构为PMOS器件时，工艺参数为：注入离子为P，注入能量在5KeV到30KeV范围内，注入剂量在1.0E12atom/cm2到2.0E15atom/cm2范围内。可选的，所述形成方法还包括：在所述鳍部上形成栅极结构之后，在所述栅极结构两侧的鳍部内形成开口之前，对所述栅极结构两侧的鳍部进行轻掺杂漏注入，在所述鳍部内形成轻掺杂区，所述轻掺杂区内具有第二类型离子；对所述形成有开口的鳍部进行静电放电注入的步骤包括：对所述形成有开口的鳍部进行静电放电注入，在所述轻掺杂区下的鳍部内形成所述静电放电掺杂区；对所述形成有开口的鳍部进行静电放电注入之后，在所述开口内形成应力层之前，对形成有轻掺杂区和静电放电掺杂区的鳍部进行第一退火处理。可选的，对形成有轻掺杂区和静电放电掺杂区的鳍部进行第一退火处理的步骤包括：通过尖峰退火的方式对形成有轻掺杂区和静电放电掺杂区的鳍部进行第一退火处理。可选的，对形成有轻掺杂区和静电放电掺杂区的鳍部进行第一退火处理的步骤中，退火温度在950℃到1100℃范围内。可选的，所述形成方法还包括：对形成有轻掺杂区和静电放电掺杂区的鳍部进行第一退火处理之后，在所述开口内形成应力层之前，进行第二刻蚀处理，去除所述开口侧壁和底部的部分材料。可选的，进行第二刻蚀处理的步骤包括：进行第二刻蚀处理，去除所述开口侧壁和底部10nm到20nm厚度的材料。可选的，对所述开口侧壁和底部进行第二刻蚀的步骤包括：通过干法方式进行所述第二刻蚀处理。可选的，形成位于所述静电放电掺杂区上的源漏掺杂区的步骤包括：向所述开口内填充半导体材料，在所述开口内形成应力层；对所述应力层进行源漏注入，以在所述静电放电掺杂区上形成所述源漏掺杂区。可选的，向所述开口内填充半导体材料的步骤包括：通过外延生长的方式向所述开口内填充半导体材料。可选的，对所述应力层进行源漏注入的步骤中，所述半导体结构为PMOS器件时，工艺参数为：注入离子为B，注入能量在1KeV到5KeV范围内，注入剂量在1.0E15atom/cm2到5.0E15atom/cm2范围内；所述半导体结构为NMOS器件时，注入离子为P，注入能量在3KeV到10KeV范围内，注入剂量在1.0E15atom/cm2到5.0E15atom/cm2范围内。可选的，对所述应力层进行源漏注入之后，所述形成方法还包括：进行第二退火处理，以激活所述源漏掺杂区内的掺杂离子。可选的，进行第二退火处理的步骤包括：通过尖峰退火或激光退火的方式进行第二退火处理。可选的，通过尖峰退火进行第二退火处理的步骤中，退火温度在1000℃到1100℃范围内；通过激光退火的方式进行第二退火处理的步骤中，退火温度在1200℃到1300℃范围内。相应的，本专利技术还提供一种半导体结构，包括：衬底，所述衬底上具有鳍部；位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面；位于所述栅极结构两侧鳍部内的开口；位于所述开口下方鳍部内的静电放电掺杂区，所述静电放电掺杂区内具有第一类型离子。可选的，所述开口的深度在15nm到40nm范围内。可选的，所述半导体结构为NMOS器件时，所述静电放电掺杂区内掺杂离子为B，掺杂离子浓度在1.0E18atom/cm3到5.0E19atom/cm3范围内；所述半导体结构为PMOS器件时，所述静电放电掺杂区内掺杂离子为P，掺杂离子浓度在1.0E18atom/cm3到5.0E19atom/cm3范围内。可选的，所述半导体结构还包括：位于栅极结构两侧鳍部内的轻掺杂区，所述轻掺杂区内具有第二类型离子，所述轻掺杂区位于所述静电放电掺杂区上。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案中，在栅极结构两侧的鳍部内形成开口之后；对形成有开口的鳍部进行静电放电注入，在所述鳍部内形成具有第一类型离子的静电放电掺杂区；在形成静电放电掺杂区之后，在所述开口内形成应力层和源漏掺杂区。由于静电放电注入在所述应力层和源漏掺杂区形成之前进行，因此所述静电放电注入不会对所述应力层和源漏掺杂区造成晶格损伤，能够有效提高所形成应力层的质量，减少源漏掺杂区形成过程中应力层释放的应力，有利于改善所形成应力层的性能，有利于提高所形成半导体结构的性能。本专利技术可选方案中，在所述鳍部上形成栅极结构之后，在所述栅极结构两侧的鳍部内形成开口之前，对所述栅极结构两侧的鳍部进行轻掺杂漏本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上具有鳍部；在所述鳍部上形成栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面；进行第一刻蚀处理，在所述栅极结构两侧的鳍部内形成开口；对所述形成有开口的鳍部进行静电放电注入，在所述鳍部内形成静电放电掺杂区，所述静电放电掺杂区内具有第一类型离子；在所述开口内形成应力层，以形成位于所述静电放电掺杂区上的源漏掺杂区，所述源漏掺杂区内具有第二类型离子。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底上具有鳍部；在所述鳍部上形成栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面；进行第一刻蚀处理，在所述栅极结构两侧的鳍部内形成开口；对所述形成有开口的鳍部进行静电放电注入，在所述鳍部内形成静电放电掺杂区，所述静电放电掺杂区内具有第一类型离子；在所述开口内形成应力层，以形成位于所述静电放电掺杂区上的源漏掺杂区，所述源漏掺杂区内具有第二类型离子。2.如权利要求1所述的形成方法，其特征在于，进行第一刻蚀处理的步骤包括：进行第一刻蚀处理，在所述栅极结构两侧的鳍部内形成深度在15nm到40nm范围内的开口。3.如权利要求1所述的形成方法，其特征在于，进行第一刻蚀处理的步骤包括：通过干法方式进行所述第一刻蚀处理。4.如权利要求1所述的形成方法，其特征在于，对所述形成有开口的鳍部进行静电放电注入的步骤中，所述半导体结构为NMOS器件时，工艺参数为：注入离子为B，注入能量在3KeV到15KeV范围内，注入剂量在1.0E12atom/cm2到2.0E15atom/cm2范围内；所述半导体结构为PMOS器件时，工艺参数为：注入离子为P，注入能量在5KeV到30KeV范围内，注入剂量在1.0E12atom/cm2到2.0E15atom/cm2范围内。5.如权利要求1所述的形成方法，其特征在于，所述形成方法还包括：在所述鳍部上形成栅极结构之后，在所述栅极结构两侧的鳍部内形成开口之前，对所述栅极结构两侧的鳍部进行轻掺杂漏注入，在所述鳍部内形成轻掺杂区，所述轻掺杂区内具有第二类型离子；对所述形成有开口的鳍部进行静电放电注入的步骤包括：对所述形成有开口的鳍部进行静电放电注入，在所述轻掺杂区下的鳍部内形成所述静电放电掺杂区；对所述形成有开口的鳍部进行静电放电注入之后，在所述开口内形成应力层之前，对形成有轻掺杂区和静电放电掺杂区的鳍部进行第一退火处理。6.如权利要求5所述的形成方法，其特征在于，对形成有轻掺杂区和静电放电掺杂区的鳍部进行第一退火处理的步骤包括：通过尖峰退火的方式对形成有轻掺杂区和静电放电掺杂区的鳍部进行第一退火处理。7.如权利要求5或6所述的形成方法，其特征在于，对形成有轻掺杂区和静电放电掺杂区的鳍部进行第一退火处理的步骤中，退火温度在950℃到1100℃范围内。8.如权利要求5所述的形成方法，其特征在于，所述形成方法还包括：对形成有轻掺杂区和静电放电掺杂区的鳍部进行第一退火处理之后，在所述开口内形成应力层之前，进行第二刻蚀处理，去除所述开口侧壁和底部的部分材料。9.如权利要求8所述的形成方法，其特征在于，进行第二刻蚀处理的步骤包括：进行第二刻蚀处理，去除所述开口侧壁和...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31