半导体存储器件制造技术

一种半导体存储器件，包括：具有有源区的衬底；延伸跨过所述有源区的字线；在所述字线之间的所述有源区上的位线，所述位线和所述有源区之间的位线节点接触部；以及在所述有源区的端部上的存储节点接触部，其中所述位线节点接触部或所述存储节点接触部中的一个或多个包括硅锗。

【技术实现步骤摘要】
半导体存储器件相关申请的交叉引用通过引用将于2016年12月2日提交的题为“SemiconductorMemoryDevices”的韩国专利申请No.10-2016-0163764全部合并于此。
本文中的一个或多个实施例涉及半导体存储器件。
技术介绍
在具有更大功能和集成度的情况下且在更低的成本下，正在努力使半导体器件更小。增加集成度降低了半导体器件中图案的线宽。这可能会不利地影响性能。
技术实现思路
根据一个或多个实施例，一种半导体存储器件包括：包含有源区的衬底；在第一方向上延伸跨过所述有源区的字线；在所述字线之间的所述有源区上的位线，所述位线沿与所述第一方向交叉的第二方向延伸；所述位线和所述有源区之间的位线节点接触部；以及在所述有源区的端部上的存储节点接触部，其中所述位线节点接触部或所述存储节点接触部中的一个或多个包括硅锗。根据一个或多个实施例，一种半导体存储器件包括：包含有源区的衬底；所述衬底中和在第一方向上延伸跨过所述有源区的字线；围绕每个所述字线的侧壁和底表面的第一半导体图案；以及在所述字线之间的所述有源区上的位线，所述位线沿与第一方向交叉的第二方向延伸，其中所述衬底和所述第一半导体图案包括不同的半导体材料。根据一个或多个实施例，一种存储单元，包括：电容器；以及耦合到所述电容器的PMOS晶体管，其中所述PMOS晶体管包括具有三价杂质材料的源/漏区和由与所述有源区相邻的材料施加压应力的有源区。附图说明通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，在附图中：图1示出了半导体存储器件的实施例；图2示出了沿着图1中的线I-I’的截面实施例；图3示出了沿着图1中的线I-I’的另一截面实施例；图4示出了沿着图1中的线I-I’的另一截面实施例；图5A至图10A示出了用于制造半导体存储器件的方法的实施例中的各个阶段；以及图5B至图10B示出了沿图5A至图10A中的剖面线I-I’的视图。具体实施方式图1示出半导体存储器件的实施例；图2示出了沿着图1中的线I-I’截取的横截面图；参考图1和图2，器件隔离层102可以在衬底100中，衬底100例如可以是体硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底、硅锗衬底、III-V族化合物半导体衬底或通过执行选择性外延生长(SEG)获得的外延薄膜衬底。器件隔离层102可以包括绝缘材料(例如氧化硅)，并且可以限定衬底100的有源区AR。有源区AR可以具有在第三(例如Z)方向上伸长的预定(例如，条)形状。有源区AR可以在第三方向上彼此平行。源/漏区50可以在每个有源区AR中，并且可以具有不同于衬底100的导电性。例如，源/漏区50可以具有P型导电性以形成PMOS晶体管。在一个实施例中，源/漏区50可以包括三价杂质元素。源/漏区50可以包括例如硼(B)或铟(In)。当衬底100是硅基衬底时，衬底100可以包括例如与氧离子不接合的悬挂键合硅原子。晶体管的工作特性可以通过氢退火工艺来稳定，通过氢退火工艺，氢原子与衬底100的悬挂键合硅原子接合。在这种情况下，氢原子可以容易地与硅原子分离，但是硼可以增加硅原子和氢原子之间的结合能。因此，可以改善半导体存储器件中的存储单元(例如，电容器CP)的可变保持时间或电荷保持时间。由于铟的原子量大于其它三价杂质元素的原子量，因此在一个实施例中，铟可以均匀地分散在源/漏区50中。因此可以实现阈值电压的改善分布，并且可以减少或防止字线WL和电容器CP之间的电子泄漏。字线WL可以在衬底100中。例如，两个字线WL可以沿与第三方向交叉的第一(例如，X)方向延伸跨过一个有源区AR。字线WL可以具有低于衬底100的顶表面，并且可以包括例如掺杂的多晶硅、金属或金属硅化物的导电材料。栅电介质层108可以在衬底100与相应字线WL的侧壁之间以及衬底100与相应字线WL的底表面之间。每个栅电介质层108可以包括例如氧化硅层、热氧化物层或高k电介质层。盖图案110可以位于每个字线WL的顶表面和栅电介质层108的顶表面上。盖图案110可以具有与衬底100的顶表面的相同水平处的顶表面，并且可以包括绝缘材料(例如，氧化硅层)。缓冲层112可以在衬底100的顶表面上，并且可以覆盖盖图案110的顶表面。缓冲层112可以包括一个或多个绝缘层。例如，缓冲层112可以包括氧化硅层、氮化硅层、氮氧化硅层、或者包括其中至少两个的多个绝缘层。位线节点接触部DCC可以位于延伸跨过有源区AR的两个字线WL之间的一个有源区AR的中心部分上。缓冲层112可以由电连接到两个字线WL之间的有源区AR中的一个源/漏区50的位线节点接触部DCC穿透。位线节点接触部DCC可以具有在衬底100的顶表面和字线WL的顶表面之间的水平处的底表面。位线节点接触部DCC可以包括压缩应变的材料。例如，位线节点接触部DCC可以包括硅锗或硼掺杂硅锗。位线结构BLS可以在与第一方向和第三方向交叉的第二(例如，Y)方向上延伸。位线结构BLS中的每一个可以在沿第二方向布置的多个位线节点接触部DCC上方延伸。单个位线结构BLS可以电连接到沿第二方向布置的多个位线节点接触部DCC。位线结构BLS中的每一个可以包括顺序地堆叠在位线节点接触部DCC上的位线BL和绝缘图案120。位线BL可以包括第一导电图案116和第二导电图案118。第一导电图案116可以包括例如掺杂多晶硅。第二导电图案118可以包括例如钨(W)、铝(Al)、铜(Co)、镍(Ni)和钴(Co)中的一种。绝缘图案120可以在第二导电图案118上。绝缘图案120可以包括例如氧化硅层。扩散阻挡层可以在第一导电图案116和第二导电图案118之间。存储节点接触部BC可以在有源区AR中的相应一个的端部上。存储节点接触部BC可以在每个有源区AR的端部中电连接到源/漏区50。存储节点接触部BC可以具有穿透缓冲层112的下部，并且设置在每个有源区AR中。存储节点接触部BC可以具有比缓冲层112更高的顶表面。存储节点接触部BC可以包括例如硅锗或硼掺杂硅锗。根据示例性实施例，硅锗用作位线节点接触部DCC和存储节点接触部BC中的压缩应变的材料。硅锗可以在位线节点接触部DCC和存储节点接触部BC下方的有源区AR上施加压应力，并且因此可以给位线节点接触部DCC和存储节点接触部BC之间的沟道提供增强的空穴迁移率。此外，由于硅锗具有低电阻率，所以位线节点接触部DCC和存储节点接触部BC可以具有降低的电阻。因此，PMOS型半导体存储器件可以被赋予改善的电流驱动能力。间隔物124可以在位线结构BLS的侧壁上，并且可以延伸到位线节点接触部DCC的侧壁上。间隔物124可以包括例如氧化硅层和氮化硅层中的一个或多个。分离图案130可以在字线WL与位线结构BLS之间的空间相交的交叉处。例如，分离图案130可以在缓冲层112上并且在第二方向上彼此相邻的存储节点接触部BC之间。分离图案130可以包括例如SiBCN、SiCN、SiOCN或SiN中的一种。着陆焊盘LP可以在存储节点接触部BC上，并且可以电连接到存储节点接触部BC。在一个实施例中，多个着陆焊盘LP可以在物理上(或空间上)彼此间隔开。在存储节点接触部BC上，着陆焊盘LP可以填充在第二方向上彼此面对的分离图案13本文档来自技高网...

【技术保护点】
一种半导体存储器件，包括：包含有源区的衬底；在第一方向上延伸跨过所述有源区的字线；在所述有源区上位于所述字线之间的位线，所述位线沿与所述第一方向交叉的第二方向延伸；所述位线和所述有源区之间的位线节点接触部；以及在所述有源区的端部上的存储节点接触部，其中所述位线节点接触部或所述存储节点接触部中的一个或多个包括硅锗。

【技术特征摘要】
2016.12.02 KR 10-2016-01637641.一种半导体存储器件，包括：包含有源区的衬底；在第一方向上延伸跨过所述有源区的字线；在所述有源区上位于所述字线之间的位线，所述位线沿与所述第一方向交叉的第二方向延伸；所述位线和所述有源区之间的位线节点接触部；以及在所述有源区的端部上的存储节点接触部，其中所述位线节点接触部或所述存储节点接触部中的一个或多个包括硅锗。2.根据权利要求1所述的半导体存储器件，还包括：源/漏区，在所述有源区位于所述位线节点接触部下方的一部分中，以及在所述有源区位于所述存储节点接触部下方的一部分中，其中所述源/漏区包括三价杂质元素。3.根据权利要求2所述的半导体存储器件，其中，所述三价元素包括硼(B)或铟(In)。4.根据权利要求1所述的半导体存储器件，还包括：围绕每个所述字线的侧壁和底表面的第一半导体图案，其中所述第一半导体图案包括硅锗层或III-V族化合物半导体层。5.根据权利要求4所述的半导体存储器件，还包括：所述第一半导体图案和每个所述字线之间的第二半导体图案，其中所述第二半导体图案包括与所述第一半导体图案不同的半导体材料。6.根据权利要求1所述的半导体存储器件，还包括：围绕每个所述字线的侧壁和底表面的第一半导体图案，其中所述第一半导体图案包括硅层，并且其中所述衬底是硅锗衬底或III-V族化合物半导体衬底之一。7.根据权利要求1所述的半导体存储器件，其中所述位线节点接触部或所述存储节点接触部中的一个或多个掺杂有硼。8.一种半导体存储器件，包括：包含有源区的衬底；在所述衬底中沿第一方向延伸跨过所述有源区的字线；围绕每个所述字线的侧壁和底表面的第一半导体图案；以及在所述有源区上位于所述字线之间的位线，所述位线沿与所述第一方向交叉的第二方向延伸，其中所述衬底和所述第一半导体图案包括不同的半导体材料。9.根据权利要求...

【专利技术属性】
技术研发人员：赵珉熙，山田悟，金俊秀，朴洪来，李元锡，全南镐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR