一种高性能输出驱动电路制造技术

本发明专利技术公开了一种高性能输出驱动电路，包括:输出逻辑单元，用于在使能信号E的控制下将芯片内核的输出DOUT转换为两路受控输出信号；电平转换单元，用于将芯片内核的低电源电压电平的两路受控输出信号转换为IO接口电路的高电源电压电平的两路受控高压输出信号，并输出至缓冲器单元；缓冲器单元，用于逐级增大驱动能力，以驱动输出级的大尺寸MOS管；输出级，用于向焊盘传送输出信号OUT以提供驱动外围电路所需的驱动电流，驱动输出负载，通过本发明专利技术，可有效降低IO接口电路的高电源电压VCCIO、地VSSIO对寄生电容充放电时寄生电阻上的电压变化对整个输出电路工作的影响，提高输出电路工作的可靠性。

【技术实现步骤摘要】
一种高性能输出驱动电路
本专利技术涉及一种输出驱动电路，特别是涉及一种高性能输出驱动电路。
技术介绍
IO接口电路(输入输出接口电路)广泛应用于各类型IP电路中，IO电路的正常工作与否直接决定了整个IP电路的可用性。图1显示了一个普遍应用的现有技术的输出驱动电路，该电路包括输出逻辑部分、电平转换部分、缓冲器部分和输出驱动管，其中缓冲器部分仅由偶数个反相器构成。目前的大规模集成电路信号越发复杂，所需的PIN脚增多，例如SRAM等芯片仅输入输出PIN就有几十个，而芯片整体IO个数有限，部分输出PIN距离VCCIO和VSSIOPIN较远，Metal走线很长，引入了电源和地上串联的寄生电阻。如图2示意，在输出端信号由低到高翻转时，VCCIO对输出端寄生电容充电，电流流经VCCIO上的串联寄生电阻后会产生分压，使该IO的实际电源电压出现一定幅度的下降。同样，在输出端信号由高到低翻转时，输出端寄生电容对VSSIO放电，电流流经VSSIO上的串联寄生电阻后会产生电压，使该IO实际的地出现一定幅度的抬升。寄生电阻越大，电源电压越高，由于寄生电阻造成的电压变化越大，严重时甚至造成前级的电平转换电路和缓冲器电路均无法正常工作，造成输出控制信号PS和NS都被嵌位在一个中间电位，输出大尺寸PMOS和NMOS驱动管同时导通，产生电源到地的大电流直流通路，使得对寄生电容充放电完成后，VCCIO和VSSIO仍无法恢复正常值，导致输出信号异常。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种高性能输出驱动电路，以有效降低IO接口电路的高电源电压VCCIO、VSSIO对寄生电容充放电时寄生电阻上的电压变化对整个输出电路工作的影响，提高输出电路工作的可靠性。为达上述及其它目的，本专利技术提出一种高性能输出驱动电路，包括:输出逻辑单元，用于在使能信号E的控制下将芯片内核的输出DOUT转换为两路受控输出信号；电平转换单元，用于将芯片内核的低电源电压电平的两路受控输出信号转换为IO接口电路的高电源电压电平的两路受控高压输出信号，并输出至缓冲器单元；缓冲器单元，用于逐级增大驱动能力，以驱动输出级的大尺寸MOS管；输出级，用于向焊盘传送输出信号OUT以提供驱动外围电路所需的驱动电流，驱动输出负载。进一步地，该输出逻辑单元包括一非门、与非门和或非门，内核的输出DOUT连接至该与非门的一输入端和或非门的一输入端，该使能信号E连接至该非门的输入端和该与非门的另一输入端，该非门的输出端连接至该或非门的另一输入端，该与非门与该或非门的输出端连接至该电平转换单元的两个输入端。进一步地，该电平转换单元包括第一电平转换电路和第二电平转换电路，该第一电平转换电路和第二电平转换电路的输入端分别连接该与非门和该或非门的输出端，输出端连接至该缓冲器单元。进一步地，该缓冲器单元包括第一反相器组、第二反相器组、第一门控反相器、第二门控反相器和传输门，该第一门控反相器包括第二PMOS管、第二NMOS管、第三NMOS管，该第二门控反相器包括第三PMOS管、第四PMOS管、第四NMOS管，该传输门包括第五PMOS管以及第五NMOS管，该第一电平转换电路的输出端连接至该第一反相器组的输入端，该第二电平转换电路的输出端连接至该第二反相器组的输入端，该第一反相器组的输出端连接至该第二PMOS管的栅极和第三NMOS管的栅极，该第二PMOS管的漏极连接至第二NMOS管的漏极，该第二NMOS管的源极、该第三NMOS管的漏极、第五PMOS管的漏极以及第五NMOS管的漏极相连连接至该输出级，该第二反相器组的输出端连接至该第三PMOS管的栅极和该第四NMOS管的栅极，该第三PMOS管的漏极、该第四PMOS管的源极、第五NMOS管的源极以及第五PMOS管的源极连接该输出级，该第四PMOS管的漏极连接至该第四NMOS管的漏极，该第二PMOS管的源极、第三PMOS管的源极接IO接口电路的高电源电压，该第三NMOS管的源极、第四NMOS管的源极接IO接口电路的地，该第四PMOS管的栅极、第五NMOS传输管的栅极、第五PMOS管的栅极与该输出级的输出相连组成输出信号节点OUT连接至输出焊盘。进一步地，该第一反相器组和第二反相器组均由2n-1个反相器级联组成，其中n为整数，n≥1。进一步地，该输出级包括第一输出驱动PMOS管和第一输出驱动NMOS管，该第一输出驱动PMOS管栅极与该第二NMOS管的源极、第三NMOS管的漏极、第五NMOS管的漏极、第五PMOS传输管的漏极相连组成输出驱动PMOS管控制节点，其漏极与该第一输出驱动NMOS管的漏极、该第二NMOS管的栅极、第四PMOS管的栅极、第五NMOS管的栅极以及第五PMOS管的栅极相连组成输出信号节点OUT连接至输出焊盘，该第一输出驱动NMOS管栅极与该第三PMOS管的漏极与第四PMOS管的源极、第五NMOS管的源极以及第五PMOS管的源极相连组成输出驱动NMOS管控制节点，该第一输出驱动PMOS管源极接IO接口电路的高电源电压，该第二输出驱动NMOS管源极接IO接口电路的地。进一步地，该第一输出驱动PMOS管与第一输出驱动NMOS管的驱动电流为毫安级别。进一步地，该第一输出驱动PMOS和第一输出驱动NMOS驱动管驱动电流基本一致，以保证输出波形的占空比接近50％。进一步地，该电平转换单元中与IO接口电路的电源连接的PMOS工作于饱和区，与IO电路的地连接的NMOS工作于线性区，NMOS管尺寸大于PMOS管尺寸。进一步地，该输出逻辑单元的工作电压与芯片内核电压相同。与现有技术相比，本专利技术一种高性能输出驱动电路通过输出逻辑单元在使能信号E的控制下将芯片内核的输出DOUT转换为两路受控输出信号，电平转换单元，将芯片内核的低电源电压电平的两路受控输出信号转换为IO接口电路的高电源电压电平的两路受控高压输出信号，并输出至缓冲器单元，利用缓冲器单元逐级增大驱动能力以驱动输出级的大尺寸MOS管，并利用输出级向焊盘传送输出信号OUT以提供驱动外围电路所需的驱动电流，驱动输出负载，以降低VCCIO、VSSIO对寄生电容充放电时寄生电阻上的电压变化对整个输出电路工作的影响，提高输出电路工作的可靠性，特别地，本专利技术在缓冲器单元通过门控反相器及传输MOS管提高输出驱动电路的性能，降低电路对电源上寄生电阻影响的敏感性。附图说明图1为现有技术一种输出驱动电路的电路示意图；图2为现有技术之输出驱动电路的输出信号翻转时的电路工作示意图；图3为本专利技术一种高性能输出驱动电路的电路结构图；图4为现有技术的仿真示意图；图5为本专利技术在同样条件下的仿真示意图；图6为本专利技术具体实施例中电平转换电路的典型应用实例1；图7为本专利技术具体实施例中电平转换电路的典型应用实例2；图8为本专利技术具体实施例中缓冲器单元的典型应用实例。具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图3为本专利技术一种高性能输出驱动电路的电路结构图。如图3所示，本专利技术一种高性能输出驱动电路，包括:本文档来自技高网...

【技术保护点】
一种高性能输出驱动电路，包括:输出逻辑单元，用于在使能信号E的控制下将芯片内核的输出DOUT转换为两路受控输出信号；电平转换单元，用于将芯片内核的低电源电压电平的两路受控输出信号转换为IO接口电路的高电源电压电平的两路受控高压输出信号，并输出至缓冲器单元；缓冲器单元，用于逐级增大驱动能力，以驱动输出级的大尺寸MOS管；输出级，用于向焊盘传送输出信号OUT以提供驱动外围电路所需的驱动电流，驱动输出负载。

【技术特征摘要】
1.一种高性能输出驱动电路，包括:输出逻辑单元，用于在使能信号E的控制下将芯片内核的输出DOUT转换为两路受控输出信号；电平转换单元，用于将芯片内核的低电源电压电平的两路受控输出信号转换为IO接口电路的高电源电压电平的两路受控高压输出信号，并输出至缓冲器单元；缓冲器单元，用于逐级增大驱动能力，以驱动输出级的大尺寸MOS管；输出级，用于向焊盘传送输出信号OUT以提供驱动外围电路所需的驱动电流，驱动输出负载。2.如权利要求1所述的一种高性能输出驱动电路，其特征在于：该输出逻辑单元包括一非门、与非门和或非门，内核的输出DOUT连接至该与非门的一输入端和或非门的一输入端，该使能信号E连接至该非门的输入端和该与非门的另一输入端，该非门的输出端连接至该或非门的另一输入端，该与非门与该或非门的输出端连接至该电平转换单元的两个输入端。3.如权利要求2所述的一种高性能输出驱动电路，其特征在于：该电平转换单元包括第一电平转换电路和第二电平转换电路，该第一电平转换电路和第二电平转换电路的输入端分别连接该与非门和该或非门的输出端，输出端连接至该缓冲器单元。4.如权利要求3所述的一种高性能输出驱动电路，其特征在于：该缓冲器单元包括第一反相器组、第二反相器组、第一门控反相器、第二门控反相器和传输门，该第一门控反相器包括第二PMOS管、第二NMOS管、第三NMOS管，该第二门控反相器包括第三PMOS管、第四PMOS管、第四NMOS管，该传输门包括第五PMOS管以及第五NMOS管，该第一电平转换电路的输出端连接至该第一反相器组的输入端，该第二电平转换电路的输出端连接至该第二反相器组的输入端，该第一反相器组的输出端连接至该第二PMOS管的栅极和第三NMOS管的栅极，该第二PMOS管的漏极连接至第二NMOS管的漏极，该第二NMOS管的源极、该第三NMOS管的漏极、第五PMOS管的漏极以及第五NMOS管的漏极相连连接至该输出级，该第二反相器组的输出端连接至该第三PMOS管的栅极和该第四NMOS管的栅极，该第三PMOS管的漏极、该第四PMOS管的源极、第五NMOS管的源极以及第五PMO...

【专利技术属性】
技术研发人员：刘雯，胡晓明，浦珺慧，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31