电平转换电路制造技术

防止在高侧的基准电位的线产生长时间的dV/dt噪声的情况下的误动作。与电平转换电阻(LSR1、LSR2)并联地连接有串联连接的晶体管(PM1、PM1X和PM2、PM2X)。一方的晶体管(PM1、PM2)与闩锁电路(113)的输出相对应地向其闩锁状态难以变化的方向导通‑截止。另一方的晶体管(PM1X、PM2X)在dV/dt期间检测电路(114)检测dV/dt的产生的期间导通，例如在闩锁电路(113)的输出为L电平时，用晶体管(PM1、PM1X)的通态电阻降低电平转换电阻(LSR1)而使连接点(resdrn)的电位相对降低，难以改变闩锁状态。如果dV/dt期间检测电路(114)检测到dV/dt的结束，则晶体管(PM1X、PM2X)均变为截止。

【技术实现步骤摘要】
【国外来华专利技术】电平转换电路
本专利技术涉及电平转换电路，特别是涉及对驱动2个开关元件中的高侧的开关元件的驱动电路传递以低侧的接地电位为基准而生成的信号的电平转换电路，所述2个开关元件形成半桥电路。
技术介绍
在由高电位系电源驱动的半桥电路中，串联连接的高侧的开关元件和低侧的开关元件分别被基准电位不同的驱动电路驱动。作为高侧用的驱动电路，已知HV驱动IC(HVIC)。在HV驱动IC中，使高侧的开关元件导通或截止的信号无法直接使用以低侧的接地电位为基准生成的信号，因此通过电平转换电路进行电平转换之后使用(例如，参照专利文献1、2)。接下来，依次对该专利文献1、2中记载的电平转换电路进行说明。图5是表示使用了现有的电平转换电路的半桥电路的构成例的图。在图5中，高侧的开关元件XD1和低侧的开关元件XD2串联连接地构成输出电路100，在两端连接有高电压的电源E(以下，其电压也用E表示)。在此，开关元件XD1、XD2在图示的例子中使用N沟道的功率MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor：金属氧化物半导体场效应晶体管)。在半桥电路中，构成为高侧的开关元件XD1被高侧驱动电路110的输出信号HO控制，低侧的开关元件XD2被低侧驱动电路120的输出信号LO控制。高侧驱动电路110具备驱动开关元件XD1的高侧驱动器111、电源E1(以下，其电压也用E1表示)以及由除此以外的构成要素构成的电平转换电路。电平转换电路具有电平转换电阻LSR1与N沟道MOSFET的高耐压晶体管HVN1的串联电路以及电平转换电阻LSR2与N沟道MOSFET的高耐压晶体管HVN2的串联电路。这些串联电路的一端分别连接到与电源E1的高电位侧端子连接的电源线VB(以下，其电位也用VB表示)连接，另一端分别连接到作为低侧的基准电位的接地电位(GND)。向高耐压晶体管HVN1的栅极输入指示开关元件XD1的导通期间的开始时刻的置位信号SET。另外，向高耐压晶体管HVN2的栅极输入指示开关元件XD1的导通期间的结束时刻的复位信号RSET。应予说明，连接到高耐压晶体管HVN1、HVN2的源极-漏极间的电容器表示高耐压晶体管HVN1、HVN2所具有的寄生电容Cds1、Cds2。电平转换电阻LSR1与高耐压晶体管HVN1的连接点setdrn(以下，其信号也用置位漏极信号setdrn表示)与闩锁误动作保护电路112连接。另外，电平转换电阻LSR2与高耐压晶体管HVN2的连接点resdrn(以下，其信号也用复位漏极信号resdrn表示)也与闩锁误动作保护电路112连接。在此，闩锁误动作保护电路112发挥下述作用：仅在连接点setdrn、resdrn中的一个为L电平，另一个为H电平时，使置位漏极信号setdrn和复位漏极信号resdrn直接通过。闩锁误动作保护电路112的输出与闩锁电路113连接，闩锁电路113的输出与高侧驱动器111连接。闩锁电路113的输出还与反相电路INV1的输入连接，反相电路INV1的输出与反相电路INV2的输入连接。反相电路INV1的输出还与由电阻R11和电阻R12构成的串联电路的一端连接，该串联电路的另一端连接到连接点setdrn。电阻R11和电阻R12的中点连接到与电平转换电阻LSR2并联连接的P沟道MOSFET的晶体管PM2的栅极。反相电路INV2的输出与由电阻R13和电阻R14构成的串联电路的一端连接，该串联电路的另一端与连接点resdrn连接。电阻R13和电阻R14的中点连接到与电平转换电阻LSR1并联连接的P沟道MOSFET的晶体管PM1的栅极。电平转换电路还具有二极管D1、D2，这些二极管D1、D2的阳极连接到开关元件XD1与开关元件XD2的连接点VS(以下，其电位也用高侧基准电位VS表示)。二极管D1的阴极连接到连接点setdrn，二极管D2的阴极连接到连接点resdrn。该二极管D1、D2用于以使连接点setdrn、resdrn的电压不超过高侧基准电位VS的方式进行钳位而防止向闩锁误动作保护电路112输入过电压。低侧驱动电路120具备驱动开关元件XD2的低侧驱动器121、和电源E2。低侧驱动器121从电源E2接受电源的供给，并输入低侧的控制信号而输出用于对开关元件XD2进行导通、截止驱动的输出信号LO。在输出电路100的开关元件XD1与开关元件XD2的连接点VS，即作为高侧的基准电位的电源线，连接着负载L的一端，负载L的另一端与作为低侧驱动电路120的基准电位的接地电位(GND)连接。在这样的半桥电路中，尝试考虑从低侧的开关元件XD2导通的状态切换到高侧的开关元件XD1导通的状态的情况。如果成为低侧的开关元件XD2处于截止、高侧的开关元件XD1处于导通的状态，则连接点VS的高侧基准电位VS从接地电位急速切换到高电压的电压E。由此，高侧驱动电路110的电源线VB的电位VB自接地电位起的电压是加上电源E1的电压E1而成为(E+E1)的电压。此时，如果高耐压晶体管HVN1、HVN2截止，则连接点setdrn、resdrn均介由电平转换电阻LSR1、LSR2而被施加电位VB。因此，闩锁误动作保护电路112的2个输入信号都成为H电平，所以阻止置位漏极信号setdrn和复位漏极信号resdrn的通过，闩锁电路113维持使高侧的开关元件XD1导通的状态。然而，由于高耐压晶体管HVN1、HVN2分别具有寄生电容Cds1、Cds2，所以由电平转换电阻LSR1、LSR2和寄生电容Cds1、Cds2形成CR电路。由于对该CR电路施加电压(E+E1)，所以直到寄生电容Cds1、Cds2的充电结束为止，在连接点setdrn、resdrn重叠有被称作dV/dt噪声的误信号。在寄生电容Cds1、Cds2充电期间，由于连接点setdrn、resdrn的电位成为L电平，闩锁误动作保护电路112的2个输入信号都成为L电平，所以应该阻止置位漏极信号setdrn和复位漏极信号resdrn的通过。但是，寄生电容Cds1、Cds2的电容值因制造偏差而容易产生差异。如果两者的差异大到一定程度，则连接点setdrn、resdrn的电位从L电平成为H电平的时刻不同，闩锁误动作保护电路112会使置位漏极信号setdrn或复位漏极信号resdrn通过。并且，在将施加于CR电路的电压记为V(t)，将CR的连接点的电压记为Vx，将V(t)的上升的斜率记为k时，高侧的dV/dt噪声的大小由V(t)-Vx＝kCR(1-exp(-t/CR))表示(例如，专利文献1的(13)式)。由该式可知，电平转换电路的电容、电阻值越大，另外，Vx的变化越急，则dV/dt噪声的大小越大，因此如果寄生电容Cds1、Cds2的电容之差大，则由此造成的影响也大。因此，在寄生电容Cds1、Cds2的电容之差大的情况下，结果会进行与输入了置位信号SET或复位信号RSET时同样的动作，导致半桥电路的误动作。为了消除该误动作，根据闩锁电路113的输出信号的状态，使电平转换电阻LSR1、LSR2的电阻值向着维持闩锁电路113的输出信号的状态的方向变化。即，在闩锁电路113的输出信号为H电平时，向电阻R11施加通过反相电路INV1反转而得到的L电平。该反相电本文档来自技高网...

【技术保护点】
一种电平转换电路，其特征在于，将以低侧的接地电位为基准生成的信号进行电平转换并传递到驱动高侧的开关元件的电路，所述电平转换电路具备：第一电阻与第一晶体管的第一串联电路，其连接到所述高侧的高电压侧电源线与所述接地电位之间；第二电阻与第二晶体管的第二串联电路，其连接到所述高侧的高电压侧电源线与所述接地电位之间；闩锁误动作保护电路，其输入所述第一电阻与所述第一晶体管的第一连接点的信号以及所述第二电阻与所述第二晶体管的第二连接点的信号；闩锁电路，其输入所述闩锁误动作保护电路的输出；第三晶体管和第四晶体管，其串联连接并与所述第一电阻并联连接；第五晶体管和第六晶体管，其串联连接并与所述第二电阻并联连接；dV/dt期间检测电路，其输入所述第一连接点的信号和所述第二连接点的信号而检测所述高侧的基准电位线中的dV/dt噪声的产生；第一逻辑与电路，其输入所述dV/dt期间检测电路的第一输出和所述第一连接点的信号，并控制所述第六晶体管；以及第二逻辑与电路，其输入所述dV/dt期间检测电路的第二输出和所述第二连接点的信号，并控制所述第四晶体管，所述第三晶体管被所述闩锁电路的输出信号控制，并且所述第五晶体管被使所述闩锁电路的输出信号逻辑反转而得到的信号控制。...

【技术特征摘要】
【国外来华专利技术】2016.03.17 JP 2016-0544201.一种电平转换电路，其特征在于，将以低侧的接地电位为基准生成的信号进行电平转换并传递到驱动高侧的开关元件的电路，所述电平转换电路具备：第一电阻与第一晶体管的第一串联电路，其连接到所述高侧的高电压侧电源线与所述接地电位之间；第二电阻与第二晶体管的第二串联电路，其连接到所述高侧的高电压侧电源线与所述接地电位之间；闩锁误动作保护电路，其输入所述第一电阻与所述第一晶体管的第一连接点的信号以及所述第二电阻与所述第二晶体管的第二连接点的信号；闩锁电路，其输入所述闩锁误动作保护电路的输出；第三晶体管和第四晶体管，其串联连接并与所述第一电阻并联连接；第五晶体管和第六晶体管，其串联连接并与所述第二电阻并联连接；dV/dt期间检测电路，其输入所述第一连接点的信号和所述第二连接点的信号而检测所述高侧的基准电位线中的dV/dt噪声的产生；第一逻辑与电路，其输入所述dV/dt期间检测电路的第一输出和所述第一连接点的信号，并控制所述第六晶体管；以及第二逻辑与电路，其输入所述dV/dt期间检测电路的第二输出和所述第二连接点的信号，并控制所述第四晶体管，所述第三晶体管被所述闩锁电路的输出信号控制，并且所述第五晶体管被使所述闩锁电路的输出信号逻辑反转而得到的信号控制。2.根据权利要求1所述的电平转换电路，其特征在于，所述电平转换电路还具备：第七晶体管，其与所述第一电阻并联连接；第八晶体管，其与所述第二电阻并联连接；以及逻辑或电路，其输入所述第一连接点的信号和所述第二连接点的信号，仅在所述第一连接点的信号和所述第二连接点的信号均低于输入阈值时将所述第七晶体管和所述第八晶体管控制为导通。3.根据权利要求1所述的电平转换电路，其特征在于，所述dV/dt期间检测电路具有：第一闩锁电路，其在复位输入接受所述第一逻辑与电路的输出，在置位输入接受所述第二逻辑与电路的输出，且将反相输出作为所述第一输出；第二闩锁电路，其在复位输入接受所述第二逻辑与电路的输出，在置位输入接受所述第一逻辑与电路的输出，且将反相输出作为所述第二输出；以及比较器，其在第一输入介由第三电阻接受所述第一连接点的信号并且介由...

【专利技术属性】
技术研发人员：赤羽正志，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP