一种采用二极管架构的低压电平转高压电平电路制造技术

本实用新型专利技术公开了一种采用二极管架构的低压电平转高压电平电路，包括二极管、高压NMOS管、电流镜与锁存器，其中二极管包括第一二极管D1和第二二极管D2，高压NMOS管包括第一高压NMOS管N1和第二高压NMOS管N2，电流镜由第一PMOS管P1和第二PMOS管P2组成，锁存器由第一反相器I1和第二反相器I2组成，这两个反相器的电源端接第一高压电位HVDD，地端接第二高压电位VSW，且第一高压电位HVDD的电压大于第二高压电位VSW，第一反相器I1的输出作为第二反相器I2的输入，同时第二反相器I2的输出作为第一反相器I1的输入，第一反相器I1的输入同时接到第二二极管D2的负端和第二PMOS管P2的漏端，锁存器(4)的输出端OUT为第一反相器I1的输出端。电路结构比较简单，控制起来稳定可靠。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于集成电路芯片技术，具体涉及一种采用二极管架构的低压电平 转高压电平电路。
技术介绍
高压供电的集成电路，其内部电路可分为高压电路模块和低压电路模块。高压电 路模块的供电直接由外接电源提供，低压电路模块的供电由内部低压电源提供，高压模块 和低压模块之间的控制信号的处理是每个高压集成电路都必须解决的问题。高压模块输出 的信号绝对电压高，一般不能直接给低压模块使用，反之也是如此，不然就会损坏内部器件。解决这方面的问题现行的方法一般是使器件的输入端可以接受高压信号，这种方 法电路控制起来比较简单，可以用普通的电平转换电路来实现。但这种方案是以增加芯片 工艺成本为代价，在集成电路生产工艺中，需要额外增加一次光刻，因此这种方案虽然电路 简单却增加了产品的成本。且随着电源电压的提高，输入端需耐受的高电压越来越高，工艺 难度越来越大。鉴于现行的产品的成本的考虑以及芯片工作电压越来越高，需要一种新的架构来 解决低压电平转高压电平的问题。
技术实现思路
本技术要解决的技术问题是提供一种稳定可靠的低压电平转 高压电平转换电路，该电路可以适用于任何一种高压供电的集成电路，电路相对简单，工作 稳定可靠，对器件的耐压要求不高。本技术的技术方案包括二极管、高压NMOS管、电流镜与锁存器。二极管包括 第一二极管Dl和第二二极管D2，它们的的正端接第二高压电位VSW，负端接高压NMOS管的 输入端和电流镜的输出端；高压NMOS管包括第一高压NMOS管附和第二高压NMOS管N2，第 一高压NMOS管的栅端接第一控制信号SET，第二高压NMOS管的栅端接第二控制信号CLR， 两个高压NMOS管的源端接地电位VGND，两个高压NMOS管的漏端作为输入端，接第一二极 管Dl和第二二极管D2的负端和电流镜的输出端；电流镜由第一 PMOS管Pl和第二 PMOS管 P2组成，第一 PMOS管Pl和第二 PMOS管P2的源端接第一高压电位HVDD，两者的栅连接在 一起接到第一 PMOS管Pl的漏端，两者的漏端作为电流镜的输出端；锁存器由第一反相器 Il和第二反相器12组成，这两个反相器的电源端接第一高压电位HVDD，地端接第二高压电 位VSW，且第一高压电位HVDD的电压大于第二高压电位VSW，第一反相器Il的输出作为第 二反相器12的输入，同时第二反相器12的输出作为第一反相器Il的输入，第一反相器Il 的输入同时接到第二二极管D2的负端和第二 PMOS管P2的漏端，锁存器的输出端OUT为第 一反相器Il的输出端。作为上述方案的改进，所述第一二极管Dl和第二二极管D2可以是正向导通电压 为0. 7V左右的普通二极管或者是正向导通电压为0. 3V左右的肖特基二极管。本技术采用二极管架构的低压电平转高压电平电路，不需要特殊的器件，直接采用高压工艺中常用器件来实现低压电平信号转化为高压电平信号的目的。电路结构 比较简单，控制起来稳定可靠。具体而言，本技术具有以下技术特点本技术电路 对于低电平信号转换为高电平信号的处理，不需要传统结构上的输入端需耐高压的工艺器 件，采用高压工艺中最常用的器件来实现相同的功能，因此能减少工艺制造成本；同时，本 技术采用了锁存器来锁存低压电平转换过来的高压电平信号。低压电平信号只需要一 个很短时间的脉冲信号就可以锁存住此低压电平信号，由此可以很好的控制好电路功耗。附图说明现结合附图与具体实施方式对本技术的技术方案做进一步的说明图1为本技术一种采用二极管架构的低压电平转高压电平电路。图2为本技术二极管的结构示意图。图3为本技术高压NMOS管的结构示意图。图4为本技术电流镜的结构示意图。图5为本技术锁存器的结构示意图。图6为本技术电路输入输出波形示意图。具体实施方式如图1所示本技术采用二极管架构的低压电平转高压电平电路，该包括二极 管(1)，高压NMOS管(2)，电流镜(3)，锁存器(4)。连接关系为二极管(1)中的第一二极管 Dl和第二二极管D2的正端接第二高压电位VSW，第一二极管Dl的负端接高压NMOS管(2) 中的第一高压NMOS管m的漏端和电流镜(3)中的第一 PMOS管Pl的漏端和栅端 ’第二二 极管D2的负端接高压NMOS管(2)中的第二高压NMOS管N2的漏端和电流镜(3)中的第二 PMOS管P2的漏端，同时接到锁存器(4)中的第一反相器Il的输入端；高压NMOS管(2)中的 第一高压NMOS管附的栅端接第一控制信号SET，源端接地电位VGND ；第二高压NMOS管N2 的栅端接第二控制信号CLR，源端接地电位VGND ；电流镜(3)中的第一 PMOS管Pl的源端接 第一高压电位HVDD，栅端和漏端接一起，接到第一二极管Dl的负端和第一高压NMOS管m 的漏端；第二 PMOS管P2的源端接第一高压电位HVDD，漏端接第二二极管D2的负端和第二 高压NMOS管N2的漏端，同时接到锁存器(4)中的第一反相器Il的输入端，其栅端接第一 PMOS管Pl的栅端和漏端；锁存器(4)的输入是其中的第一反相器Il的输入端。输出OUT 是第一反相器Il的输出端。如图2是本技术二极管(1)的结构示意图，由第一二极管Dl和第二二极管 D2组成，第一二极管Dl和第二二极管D2可以由正向导通电压为0. 7V左右的普通二极管或 者正向导通电压为0. 3V左右的肖特基二极管组成。这两个二极管的正端接第二高压电位 VSW，负端的电路接法在图1的描述中已经说明。如图3是本技术高压NMOS管O)的结构示意图，由第一高压NMOS管m和 第二高压NMOS管N2组成，这两个高压NMOS管的栅端分别接第一控制信号SET和第二控制 信号CLR，源端都接地电位VGND.漏端所接电路描述如图1中描述所示。第一高压NMOS管 Nl和第二高压NMOS管N2的漏端和源端的电压差VDS可以是高压电位，所以当第二高压电 位VSW的电位相对于地电位VGND为高压差时，基本所有的压降可以降在这两个高压NMOS 管上而不会损坏器件，由于这两个高压NMOS管的栅端电位和源端电位电压差VGS不能承受 高压，即普通的低电压信号，一般来说最高是5V左右。所以第一控制信号SET和第二控制信号CLR —般都是最高为5V以下的低压信号，通过本技术的电路转换后成为相对于地 电位VGND为高电压的高压信号。图4为本技术中的电流镜(3)电路，由第一 PMOS管Pl和第二 PMOS管P2组 成，两个PMOS管的源端接到第一高压电压HVDD，第一 PMOS管Pl的栅端和漏端接在一起，第 二 PMOS管P2的栅端接第一 PMOS管Pl的栅端，根据PMOS管饱和区电流公式I=K(VGS-VTH) 2，如果PMOS管栅端和源端的电压差VGS —致，则流过这两个PMOS管的电流一致，这是本电 流镜(4)的工作原理。第一 PMOS管Pl和第二 PMOS管P2的漏端电路接法见图1描述。图5为本技术中的锁存器⑷电路，锁存器⑷由第一反相器Il和第二反 相器12组成，这两个反相器的电源为第一高压电压HVDD，地接第二高压电压VSW，且第一高 压电压HVDD比第二高压电压VSW电压高，两者的电压差可以保证锁存器(4)电本文档来自技高网...

【技术保护点】
１．一种采用二极管架构的低压电平转高压电平电路，包括二极管（１）、高压ＮＭＯＳ管（２）、电流镜（３）与锁存器（４），其特征是：所述二极管（１）包括第一二极管Ｄ１和第二二极管Ｄ２，它们的的正端接第二高压电位ＶＳＷ，负端接高压ＮＭＯＳ管（２）的输入端和电流镜（３）的输出端；　所述高压ＮＭＯＳ管（２）包括第一高压ＮＭＯＳ管Ｎ１和第二高压ＮＭＯＳ管Ｎ２，第一高压ＮＭＯＳ管的栅端接第一控制信号ＳＥＴ，第二高压ＮＭＯＳ管的栅端接第二控制信号ＣＬＲ，两个高压ＮＭＯＳ管的源端接地电位ＶＧＮＤ，两个高压ＮＭＯＳ管的漏端作为输入端，接第一二极管Ｄ１和第二二极管Ｄ２的负端和电流镜（３）的输出端；　所述电流镜（３）由第一ＰＭＯＳ管Ｐ１和第二ＰＭＯＳ管Ｐ２组成，第一ＰＭＯＳ管Ｐ１和第二ＰＭＯＳ管Ｐ２的源端接第一高压电位ＨＶＤＤ，两者的栅连接在一起接到第一ＰＭＯＳ管Ｐ１的漏端，两者的漏端作为电流镜（３）的输出端；所述锁存器（４）由第一反相器Ｉ１和第二反相器Ｉ２组成，这两个反相器的电源端接第一高压电位ＨＶＤＤ，地端接第二高压电位ＶＳＷ，且第一高压电位ＨＶＤＤ的电压大于第二高压电位ＶＳＷ，第一反相器Ｉ１的输出作为第二反相器Ｉ２的输入，同时第二反相器Ｉ２的输出作为第一反相器Ｉ１的输入，第一反相器Ｉ１的输入同时接到第二二极管Ｄ２的负端和第二ＰＭＯＳ管Ｐ２的漏端，锁存器（４）的输出端ＯＵＴ为第一反相器Ｉ１的输出端。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张立新，邹宇彤，陈健，易扬波，周飙，李海松，张韬，胡旅顺，
申请(专利权)人：无锡芯朋微电子有限公司，
类型：实用新型
国别省市：32