浅沟槽隔离结构阵列、半导体器件结构及制备方法技术

本发明专利技术提供一种浅沟槽隔离结构、半导体器件及制备方法，浅沟槽隔离结构制备包括：提供半导体衬底，定义相互垂直的横向及纵向，形成第一掩膜层，包括复数条平行排布且相对于纵向呈第一倾角的第一掩膜单元；形成第二掩膜层，包括复数个阵列排布的辅助窗口，每一行辅助窗口相对于纵向呈第二倾角等间距排布；将第一掩膜层及第二掩膜层的图案转移至半导体衬底内，形成第一浅沟槽及第二浅沟槽；形成阻挡层，继续刻蚀形成第一浅沟槽隔离结构及第二浅沟槽隔离结构。通过上述方案，本发明专利技术改善了FIN结构的不对称性，使器件结构在相邻的浅沟槽隔离结构之间形成时具有相同的深度，改善了电场强度的差异问题，改善填充材料时导致填充层内部出现填充孔洞的现象。

【技术实现步骤摘要】
浅沟槽隔离结构阵列、半导体器件结构及制备方法
本专利技术属于半导体器件制造
，特别是涉及一种浅沟槽隔离结构阵列、半导体器件结构及制备方法。
技术介绍
动态随机存储器(DRAM)是一种常用的半导体存储器件。由许多重复的存储单元组成。每个存储单元通常包括一个电容器和一个晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信息号能够控制晶体管的打开或关闭，进而通过位线读取在电容器中的数据信息，或者通过位线将数据信息写入电容器中进行存储。数据以电荷形式存放在电容器之中，一般以无电荷代表“0”，有电荷代表“1”，反之亦可。通常为了缩小器件尺寸，会在阵列排布的有源区区域设置纵横交错的字线和位线，并设置多个节点接触以连接每个存储单元的存储电容，这种多层次的立体结构需要字线图案、位线图案、节点接触与有源区之间的精确对准，对制作工艺有较高的要求，同时，现有的结构中，一般需要在衬底中制备浅沟槽隔离结构，以将有源区隔开，从而进一步得到满足上述要求的器件。现有的浅沟槽隔离结构的制备中，一般包括：利用图罩刻蚀制作接触窗；以高选择比刻蚀将图罩图形转移到硬掩模图形上，再转印到衬底上，在衬底上形成沟槽；在沟槽中填入介电材料；在已有图案上进行埋入式晶体管源极、漏极以及LDD的离子注入；在已有图案上完成埋入式字元线的沟槽，并填入栅极氧化层，功函数以及金属。然而，现有的浅沟槽隔离结构往往存在FIN结构不对称的现象，在相邻不同的浅沟槽隔离结构中制备的字线深度不一致，从而导致不对称的两处的电场强度不同，影响到器件的临界电压，并且，现有的浅沟槽隔离结构中，有的底部尺寸较小，在填充材料的过程中，如制备字线结构填充字线金属层(如填充TiN/W)时，经常会出现内部孔洞(void)，影响器件性能。因此，如何提供一种浅沟槽隔离结构阵列、半导体器件结构及制备方法，以解决现有技术中的上述问题实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种浅沟槽隔离结构阵列、半导体器件结构及制备方法，用于解决现有技术中FIN结构不对称，相邻不同浅沟槽隔离结构之间字线深度不一致导致的电场强度不同以及沟槽底部尺寸小填充易出现孔洞等问题。为实现上述目的及其他相关目的，本专利技术提供一种浅沟槽隔离结构阵列的制备方法，包括如下步骤：1)提供一半导体衬底，且所述半导体衬底表面所在的平面内定义有相互垂直的横向及纵向，于所述半导体衬底上形成第一掩膜层，所述第一掩膜层包括复数条平行排布且相对于所述纵向呈第一倾角的第一掩膜单元，相邻所述第一掩膜单元之间具有第一间隙；2)于所述半导体衬底上形成第二掩膜层，所述第二掩膜层填充于所述第一间隙内且延伸覆盖所述第一掩膜层，且所述第二掩膜层上形成有复数个阵列排布的辅助窗口，每一行所述辅助窗口相对于所述纵向呈第二倾角等间距排布，同一行上相邻所述辅助窗口之间具有第二间隙，所述辅助窗口暴露所述第一掩膜单元的顶部且所述第二间隙的宽度与所述第一间隙的宽度的尺寸匹配，所述第二倾角与所述第一倾角具有不同的旋转角度；3)将所述第一掩膜层及所述第二掩膜层上的图案转移至所述半导体衬底内并保留剩余的所述第一掩膜层，以形成由所述第一间隙限定的第一沟槽以及由所述辅助窗口限定的第二沟槽，且沿所述第一掩膜单元延伸的方向上，由相邻所述第二沟槽界定出复数个有源区，其中，沿所述纵向上，所述第二沟槽与两侧相邻的所述第一沟槽共同构成第一浅沟槽，两个相邻的所述第一浅沟槽之间具有一由所述第一沟槽构成的第二浅沟槽；以及4)于剩余的所述第一掩膜层的顶部、侧壁以及延伸至所述第一浅沟槽和所述第二浅沟槽的部分侧壁上形成阻挡层，并以所述阻挡层为掩膜对所述半导体衬底继续进行刻蚀，以沿所述第一浅沟槽继续刻蚀并形成第一浅沟槽隔离结构，沿所述第二浅沟槽继续刻蚀并形成第二浅沟槽隔离结构。作为本专利技术的一种优选方案，步骤1)中，所述第一倾角相对于所述纵向形成有逆时钟的锐角旋转角度，步骤2)中，所述第二倾角相对于所述纵向形成有顺时钟的锐角旋转角度。作为本专利技术的一种优选方案，步骤3)中，将所述第一掩膜层及所述第二掩膜层上的图案转移至所述半导体衬底内的步骤包括：先以所述第二掩膜层为掩膜对所述第一掩膜层进行刻蚀，再去除剩余的所述第二掩膜层，并继续以刻蚀后的所述第一掩膜层为掩膜对所述半导体衬底进行刻蚀。作为本专利技术的一种优选方案，步骤3)中，所述第一浅沟槽的深度大于所述第二浅沟槽的深度，且沿所述纵向上，所述第一浅沟槽与所述第二浅沟槽的截面形状均包括倒梯形。作为本专利技术的一种优选方案，步骤3)中，沿所述纵向上，在所述半导体衬底内构成有复数个循环单元，每个所述循环单元依次包括第一浅沟槽、有源区、第二浅沟槽以及有源区。作为本专利技术的一种优选方案，步骤4)中，通过原子层沉积工艺形成所述阻挡层，所述阻挡层的材料包括氧化铝。作为本专利技术的一种优选方案，所述第一浅沟槽及所述第二浅沟槽裸露的侧壁的高度均分别对应占据所述第一浅沟槽底部至所述阻挡层表面的高度以及所述第二浅沟槽底部至所述阻挡层表面的高度的20％～70％。作为本专利技术的一种优选方案，步骤4)中，将所述第一浅沟槽继续刻蚀一第一深度以形成所述第一浅沟槽隔离结构，将所述第二浅沟槽继续刻蚀一第二深度，以形成所述第二浅沟槽隔离结构，其中，所述第一深度大于所述第二深度，且所述第一深度与所述第二深度的差值范围包括30～70纳米；且沿所述纵向上，继续进行刻蚀形成的结构的截面形状的侧壁与竖直方向所呈的钝角角度均对应大于所述第一浅沟槽及所述第二浅沟槽的截面形状的侧壁与竖直方向所呈的钝角角度。作为本专利技术的一种优选方案，步骤4)中，沿所述纵向上，所述第一浅沟槽隔离结构及所述第二浅沟槽隔离结构的截面形状的底部均包括矩形，且所述截面形状的顶部开口尺寸均大于对应的所述矩形的底边边长，其中，所述第一浅沟槽隔离结构的深度大于所述第二浅沟槽隔离结构的深度。作为本专利技术的一种优选方案，所述截面形状的顶部形状由所述第一浅沟槽与所述第二浅沟槽限定，均包括倒梯形，且所述矩形连接位于所述倒梯形的下方，其中，所述第一浅沟槽限定的倒梯形的侧壁与竖直方向所呈的钝角角度范围包括160°～179.9°；所述第二浅沟槽限定的倒梯形的侧壁与竖直方向所呈的钝角角度范围包括160°～179.9°。本专利技术还提供一种半导体器件结构的制备方法，包括如下步骤：1)采用上述任意一项方案所述的制备方法制备浅沟槽隔离结构阵列；2)去除剩余的所述阻挡层，于所述第一浅沟槽隔离结构及所述第二浅沟槽隔离结构内填充满隔离介质层；以及3)于所述有源区以及所述隔离介质层内制备埋入式字线结构。作为本专利技术的一种优选方案，步骤3)具体包括：3-1)向所述有源区内进行第一次离子注入，以形成沟道区；3-2)向所述有源区内继续进行第二次离子注入及第三次离子注入，以在所述沟道区的上方依次形成轻掺杂漏区以及浅结区；3-3)制备沿所述横向平行间隔排布且经过所述有源区及所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构的复数条器件沟槽结构，且所述器件沟槽结构的底部延伸至所述沟道区；以及3-4)于所述器件沟槽结构表面依次沉积栅极氧化层及字线实体层，得到埋入式字线结构，并于所述器件沟槽结构填充覆盖所述栅极氧化层及所述字线实体层的绝缘介质层。作为本专利技术的一种优选本文档来自技高网...

【技术保护点】
一种浅沟槽隔离结构阵列的制备方法，其特征在于，包括如下步骤：1)提供一半导体衬底，且所述半导体衬底表面所在的平面内定义有相互垂直的横向及纵向，于所述半导体衬底上形成第一掩膜层，所述第一掩膜层包括复数条平行排布且相对于所述纵向呈第一倾角的第一掩膜单元，相邻所述第一掩膜单元之间具有第一间隙；2)于所述半导体衬底上形成第二掩膜层，所述第二掩膜层填充于所述第一间隙内且延伸覆盖所述第一掩膜层，且所述第二掩膜层上形成有复数个阵列排布的辅助窗口，每一行所述辅助窗口相对于所述纵向呈第二倾角等间距排布，同一行上相邻所述辅助窗口之间具有第二间隙，所述辅助窗口暴露所述第一掩膜单元的顶部且所述第二间隙的宽度与所述第一间隙的宽度尺寸匹配，所述第二倾角与所述第一倾角具有不同的旋转角度；3)将所述第一掩膜层及所述第二掩膜层上的图案转移至所述半导体衬底内并保留剩余的所述第一掩膜层，以形成由所述第一间隙限定的第一沟槽以及由所述辅助窗口限定的第二沟槽，且沿所述第一掩膜单元延伸的方向上，由相邻所述第二沟槽界定出复数个有源区，其中，沿所述纵向上，所述第二沟槽与两侧相邻的所述第一沟槽共同构成第一浅沟槽，两个相邻的所述第一浅沟槽之间具有一由所述第一沟槽构成的第二浅沟槽；以及4)于剩余的所述第一掩膜层的顶部、侧壁以及延伸至所述第一浅沟槽和所述第二浅沟槽的部分侧壁上形成阻挡层，并以所述阻挡层为掩膜对所述半导体衬底继续进行刻蚀，以沿所述第一浅沟槽继续刻蚀并形成第一浅沟槽隔离结构，沿所述第二浅沟槽继续刻蚀并形成第二浅沟槽隔离结构。...

【技术特征摘要】
1.一种浅沟槽隔离结构阵列的制备方法，其特征在于，包括如下步骤：1)提供一半导体衬底，且所述半导体衬底表面所在的平面内定义有相互垂直的横向及纵向，于所述半导体衬底上形成第一掩膜层，所述第一掩膜层包括复数条平行排布且相对于所述纵向呈第一倾角的第一掩膜单元，相邻所述第一掩膜单元之间具有第一间隙；2)于所述半导体衬底上形成第二掩膜层，所述第二掩膜层填充于所述第一间隙内且延伸覆盖所述第一掩膜层，且所述第二掩膜层上形成有复数个阵列排布的辅助窗口，每一行所述辅助窗口相对于所述纵向呈第二倾角等间距排布，同一行上相邻所述辅助窗口之间具有第二间隙，所述辅助窗口暴露所述第一掩膜单元的顶部且所述第二间隙的宽度与所述第一间隙的宽度尺寸匹配，所述第二倾角与所述第一倾角具有不同的旋转角度；3)将所述第一掩膜层及所述第二掩膜层上的图案转移至所述半导体衬底内并保留剩余的所述第一掩膜层，以形成由所述第一间隙限定的第一沟槽以及由所述辅助窗口限定的第二沟槽，且沿所述第一掩膜单元延伸的方向上，由相邻所述第二沟槽界定出复数个有源区，其中，沿所述纵向上，所述第二沟槽与两侧相邻的所述第一沟槽共同构成第一浅沟槽，两个相邻的所述第一浅沟槽之间具有一由所述第一沟槽构成的第二浅沟槽；以及4)于剩余的所述第一掩膜层的顶部、侧壁以及延伸至所述第一浅沟槽和所述第二浅沟槽的部分侧壁上形成阻挡层，并以所述阻挡层为掩膜对所述半导体衬底继续进行刻蚀，以沿所述第一浅沟槽继续刻蚀并形成第一浅沟槽隔离结构，沿所述第二浅沟槽继续刻蚀并形成第二浅沟槽隔离结构。2.根据权利要求1所述的浅沟槽隔离结构阵列的制备方法，其特征在于，步骤1)中，所述第一倾角相对于所述纵向形成有逆时钟的锐角旋转角度，步骤2)中，所述第二倾角相对于所述纵向形成有顺时钟的锐角旋转角度。3.根据权利要求1所述的浅沟槽隔离结构阵列的制备方法，其特征在于，步骤3)中，将所述第一掩膜层及所述第二掩膜层上的图案转移至所述半导体衬底内的步骤包括：先以所述第二掩膜层为掩膜对所述第一掩膜层进行刻蚀，再去除剩余的所述第二掩膜层，并继续以刻蚀后的所述第一掩膜层为掩膜对所述半导体衬底进行刻蚀。4.根据权利要求1所述的浅沟槽隔离结构阵列的制备方法，其特征在于，步骤3)中，所述第一浅沟槽的深度大于所述第二浅沟槽的深度，且沿所述纵向上，所述第一浅沟槽与所述第二浅沟槽的截面形状均包括倒梯形。5.根据权利要求1所述的浅沟槽隔离结构阵列的制备方法，其特征在于，步骤3)中，沿所述纵向上，在所述半导体衬底内构成有复数个循环单元，每个所述循环单元依次包括第一浅沟槽、有源区、第二浅沟槽以及有源区。6.根据权利要求1所述的浅沟槽隔离结构阵列的制备方法，其特征在于，步骤4)中，通过原子层沉积工艺形成所述阻挡层，所述阻挡层的材料包括氧化铝。7.根据权利要求6所述的浅沟槽隔离结构阵列的制备方法，其特征在于，所述第一浅沟槽及所述第二浅沟槽裸露的侧壁的高度均分别对应占据所述第一浅沟槽底部至所述阻挡层表面的高度以及所述第二浅沟槽底部至所述阻挡层表面的高度的20％～70％。8.根据权利要求1所述的浅沟槽隔离结构阵列的制备方法，其特征在于，步骤4)中，将所述第一浅沟槽继续刻蚀一第一深度以形成所述第一浅沟槽隔离结构，将所述第二浅沟槽继续刻蚀一第二深度以形成所述第二浅沟槽隔离结构，其中，所述第一深度大于所述第二深度，且所述第一深度与所述第二深度的差值范围包括30～70纳米；且沿所述纵向上，继续进行刻蚀形成的结构的截面形状的侧壁与竖直方向所呈的钝角角度均对应大于所述第一浅沟槽及所述第二浅沟槽的截面形状的侧壁与竖直方向所呈的钝角角度。9.根据权利要求1～8中任意一项所述的浅沟槽隔离结构阵列的制备方法，其特征在于，步骤4)中，沿所述纵向上，所述第一浅沟槽隔离结构及所述第二浅沟槽隔离结构的截面形状的底部均包括矩形，且所述截面形状的顶部开口尺寸均大于对应的所述矩形的底边边长，其中，所述第一浅沟槽隔离结构的深度大于所述第二浅沟槽隔离结构的深度。10.根据权利要求9所述的浅沟槽隔离结构阵列的制备方法，其特征在于，所述截面形状的顶部形状由所述第一浅沟槽与所述第二浅沟槽限定，均包括倒梯形，且所述矩形连接位于所述倒梯形的下方，其中，所述第一浅沟槽限定的倒梯形的侧壁与竖直方向所呈的钝角角度范围包括160°～179.9°；所述第二浅沟槽限定的倒梯形的侧壁与竖直方向所呈的钝角角度范围包括160°～179.9°。11.一种半导体器件结构的制备方法，其特征在于，包括如下步骤：1)采用如权利要求1所述的制备方法制备浅沟槽隔离结构阵列；2)去除剩余的所述阻挡层，于所述第一浅沟槽隔离结构及所述第二浅沟槽隔离结构内填充满隔离介质层；以及3)于所述有源区以及所述隔离介质层内制备埋入式字线结构。12.根据权利要求11所述的半导体器件结构的制备方法，其特征在于，步骤3)具体包括：3-1)向所述有源区内进行第一次离子注入，以形成沟道区；3-2)向所述有源区内继续进行第二次离子注入及第三次离子注入，以在所述沟道区的上方依次形成轻掺杂漏区以及浅结区；3-3)制备沿所述横向平行间隔排布且经过所述有源区及所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构的复数条器件沟槽结构，且所述器件沟槽结构的底部延伸至所述沟道区；以及3-4)于所述器件沟槽结构表面依次沉积栅极氧化层及字线实体层，得到埋入式字线结构，并于所述器件沟槽结构填充覆盖所述栅极氧化层及所述字线实体层的绝缘介质层。13.根据权利要求12所述的半导体器件结构的制备方法，其特征在于，步骤3-4)中，还包括步骤：于所述栅极氧化层与所述字线实体层之间形成字线表面层，所述字线表面层用于界定所述埋入字线结构的有效工作...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34