串联封装的碳化硅衬底及氮化镓衬底半导体装置制造方法及图纸

本发明专利技术涉及一种串联封装的碳化硅衬底及氮化镓衬底半导体装置，装置的引线框架为导体材质，所述引线框架包括用于设置芯片的芯片岛，所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一岛和第二岛各用于设置一碳化硅/氮化镓衬底的芯片，所述第二岛包括引线连接区，用于通过引线连接至所述第一岛上设置的芯片，以与所述第二岛设置的芯片形成串联连接，所述引线框架还包括第二引脚和与所述第一岛电性连接的第一引脚；所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。本发明专利技术结构更简单、成本更低、可实施性高。

【技术实现步骤摘要】
串联封装的碳化硅衬底及氮化镓衬底半导体装置
本专利技术涉及半导体器件，特别是涉及一种串联封装的碳化硅衬底半导体装置，还涉及一种串联封装的氮化镓衬底半导体装置。
技术介绍
以碳化硅(SiC)或氮化镓(GaN)等为衬底的第三代半导体，相比传统硅(Si)衬底有着宽禁带的优点，如SiC的肖特基反向耐压特性会比Si高约10倍，且导热性佳、功率密度高、高温的漏电损失极低，因此广泛的运用于电网谐波的功率因素校正、电网电力传输、高铁设施、通讯、电动车充电桩及逆变器等高频及高压的运用领域。但目前因为碳化硅及氮化镓衬底的元器件都有无法达到一定高电压的技术限制(如碳化硅目前最高电压为1700V，氮化镓为数百伏特)，使得其应用范围受到限制。
技术实现思路
基于此，有必要提供一种串联封装的碳化硅衬底半导体装置及一种串联封装的氮化镓衬底半导体装置。一种串联封装的碳化硅衬底半导体装置，包括导体材质的引线框架，设于所述引线框架上的第一芯片、第二芯片，以及覆盖所述第一芯片和第二芯片的绝缘保护外层，所述引线框架包括用于设置芯片的芯片岛，所述第一芯片和第二芯片均为碳化硅衬底的芯片并设于所述芯片岛上，两个芯片的正面均与背面的极性相反；所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一芯片设于所述第一岛上，所述第二芯片设于所述第二岛上；所述引线框架包括第二引脚和与所述第一岛电性连接的第一引脚，所述第一芯片和第二芯片通过相同的面与所述芯片岛接触，所述第二芯片背离所述第二岛的一面通过引线电性连接至所述第二引脚，所述第二岛包括引线连接区，所述第一芯片背离所述第一岛的一面通过引线电性连接至所述引线连接区；所述碳化硅衬底半导体装置还包括电性连接至所述第二岛的电压检测点，所述电压检测点不被所述绝缘保护外层包覆，所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。在其中一个实施例中，所述两个芯片与所述芯片岛接触的一面均是阴极，所述第二芯片是阳极通过引线电性连接至所述第二引脚，所述第一芯片是阳极通过引线电性连接至所述第二岛。在其中一个实施例中，所述第一芯片和第二芯片是肖特基二极管芯片。在其中一个实施例中，所述第一芯片和第二芯片是取自在一块晶圆上位置相邻的两个芯片。在其中一个实施例中，所述第二岛远离所述第二引脚一端向外延伸出所述绝缘保护外层外形成外露部，所述电压检测点设于所述外露部上。一种串联封装的氮化镓衬底半导体装置，包括导体材质的引线框架，设于所述引线框架上的第一芯片、第二芯片，以及覆盖所述第一芯片和第二芯片的绝缘保护外层，所述引线框架包括用于设置芯片的芯片岛，所述第一芯片和第二芯片均为氮化镓衬底的芯片并设于所述芯片岛上，两个芯片的正面均与背面的极性相反；所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一芯片设于所述第一岛上，所述第二芯片设于所述第二岛上；所述引线框架包括第二引脚和与所述第一岛电性连接的第一引脚，所述第一芯片和第二芯片通过相同的面与所述芯片岛接触，所述第二芯片背离所述第二岛的一面通过引线电性连接至所述第二引脚，所述第二岛包括引线连接区，所述第一芯片背离所述第一岛的一面通过引线电性连接至所述引线连接区；所述氮化镓衬底半导体装置还包括电性连接至所述第二岛的电压检测点，所述电压检测点不被所述绝缘保护外层包覆，所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。在其中一个实施例中，所述两个芯片与所述芯片岛接触的一面均是阴极，所述第二芯片是阳极通过引线电性连接至所述第二引脚，所述第一芯片是阳极通过引线电性连接至所述第二岛。在其中一个实施例中，所述第一芯片和第二芯片是肖特基二极管芯片。在其中一个实施例中，所述第一芯片和第二芯片是取自在一块晶圆上位置相邻的两个芯片。在其中一个实施例中，所述第二岛远离所述第二引脚一端向外延伸出所述绝缘保护外层外形成外露部，所述电压检测点设于所述外露部上。上述串联封装的串联封装的碳化硅衬底及氮化镓衬底半导体装置，无需设置陶瓷基板，结构更简单、成本更低、可实施性高。由于第一芯片和第二芯片的朝向相同，因此可以使用本领域常用的自动化固晶设备，拾取一块晶圆(Wafer)上两相邻的芯片(Die)分别置于第一岛和第二岛上进行封装，无需专用或额外的固晶机台，或进行额外的人工操作，设备投资成本低、节省成本，且生产效率及良品率高。相对于直接将两个封装好的芯片串联，可以节省1/2的实际运用封装个体，节省终端装置电路板空间及成本，提高功率密度。附图说明图1是一实施例中串联封装的碳化硅衬底半导体装置的结构示意图；图2a、2b、2c各是一种传统的将两个芯片集成在一个串联装置上的方案的结构示意图；图3是一实施例中图1的等效电路图；图4是一实施例中串联封装的碳化硅衬底半导体装置的引线框架和芯片的连接关系示意图。具体实施方式为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的首选实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。本专利技术将SiC/GaN衬底的芯片运用于串联高压功率封装，使得SiC/GaN轻易突破当下的芯片生产电压极限技术的限制。例如传统的碳化硅肖特基二极管反向最大耐压规格为1700V，一实施例中串联1700V两颗碳化硅肖特基二极管芯片形成碳化硅衬底半导体装置后，就能得到反向耐压为3400V的高耐压装置。传统的将两个芯片集成在一个串联装置上可以通过如下方式：1.参见图2a，在原有的铜引线框架上覆盖一个印刷电路的陶瓷基板印刷出串联的电路结构，并在其上焊接需要串联的芯片。缺点为制造成本高、焊接于陶瓷基板上的芯片因散热性较差而导致温度高并导致两个芯片动态特性不一致，降低可靠性，且总体封装成本较高、生产效率低，需要额外增加贴附陶瓷基板的生产设备。2.参见图2b，于生产晶圆时生产两种不同电性方向的芯片(N-Type及P-Type)，一种是阳极朝上、一种是阴极朝上，使之可以用一般自动固晶(Die-bond)及固线(Wire-bond)的方式生产。其缺点是两颗串联的芯片取自不同的晶圆(一颗取自N-Type的wafer、一颗取自P-Type的wafer)，电气特性一致性无法保障。且封装制程中，必须取用两个不同圆片上的芯片，固晶机台的设备造价高；如果用传统的固晶机台，则需加工两次，效率低下、成本高。3.参见图2c，用半机械式或手工反转其中一颗芯片，以一正一反方式用焊接方式封装，形成串联结构。缺点是人工或半机械式可靠性差、生产效率低下以及成本高。图1是一实施例中串联封装的碳化硅衬底半导体装置的结构示意图。串联封装的碳化硅衬底半导体装置包括导体材质(例如铜)的引线框架，还包括设于引线框架上的第一芯片102、第二芯片104，以及覆盖第一芯片102和第二芯片104的绝缘保护外层40。引线框架包括用于设置芯片的芯片岛，第一芯片102和第本文档来自技高网...

【技术保护点】
一种串联封装的碳化硅衬底半导体装置，包括导体材质的引线框架，设于所述引线框架上的第一芯片、第二芯片，以及覆盖所述第一芯片和第二芯片的绝缘保护外层，所述引线框架包括用于设置芯片的芯片岛，所述第一芯片和第二芯片均为碳化硅衬底的芯片并设于所述芯片岛上，两个芯片的正面均与背面的极性相反；其特征在于，所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一芯片设于所述第一岛上，所述第二芯片设于所述第二岛上；所述引线框架包括第二引脚和与所述第一岛电性连接的第一引脚，所述第一芯片和第二芯片通过相同的面与所述芯片岛接触，所述第二芯片背离所述第二岛的一面通过引线电性连接至所述第二引脚，所述第二岛包括引线连接区，所述第一芯片背离所述第一岛的一面通过引线电性连接至所述引线连接区；所述碳化硅衬底半导体装置还包括电性连接至所述第二岛的电压检测点，所述电压检测点不被所述绝缘保护外层包覆，所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。

【技术特征摘要】
1.一种串联封装的碳化硅衬底半导体装置，包括导体材质的引线框架，设于所述引线框架上的第一芯片、第二芯片，以及覆盖所述第一芯片和第二芯片的绝缘保护外层，所述引线框架包括用于设置芯片的芯片岛，所述第一芯片和第二芯片均为碳化硅衬底的芯片并设于所述芯片岛上，两个芯片的正面均与背面的极性相反；其特征在于，所述芯片岛包括第一岛和与第一岛隔离的第二岛，所述第一芯片设于所述第一岛上，所述第二芯片设于所述第二岛上；所述引线框架包括第二引脚和与所述第一岛电性连接的第一引脚，所述第一芯片和第二芯片通过相同的面与所述芯片岛接触，所述第二芯片背离所述第二岛的一面通过引线电性连接至所述第二引脚，所述第二岛包括引线连接区，所述第一芯片背离所述第一岛的一面通过引线电性连接至所述引线连接区；所述碳化硅衬底半导体装置还包括电性连接至所述第二岛的电压检测点，所述电压检测点不被所述绝缘保护外层包覆，所述第一引脚和第二引脚中的一个作为串联后的输入端、另一个作为串联后的输出端。2.根据权利要求1所述的串联封装的碳化硅衬底半导体装置，其特征在于，所述两个芯片与所述芯片岛接触的一面均是阴极，所述第二芯片是阳极通过引线电性连接至所述第二引脚，所述第一芯片是阳极通过引线电性连接至所述第二岛。3.根据权利要求1所述的串联封装的碳化硅衬底半导体装置，其特征在于，所述第一芯片和第二芯片是肖特基二极管芯片。4.根据权利要求1所述的串联封装的碳化硅衬底半导体装置，其特征在于，所述第一芯片和第二芯片是取自在一块晶圆上位置相邻的两个芯片。5.根据权利要求1所述的串联封装的碳化硅衬底半导体装置，其特征在于，所述第二岛远离所述第二引脚一端向外延伸出所述绝缘保护外层外形成外露部，所述电压检测点设于所述外露部上。...

【专利技术属性】
技术研发人员：陈文彬，罗小春，
申请(专利权)人：深圳市矽莱克半导体有限公司，
类型：发明
国别省市：广东,44