半导体结构及其形成方法技术

本发明专利技术提供了半导体结构及其形成方法。该方法包括：提供第一半导体工件；将第二半导体工件接合至第一半导体工件的第一表面；形成穿过第二半导体工件至第一半导体工件的第一导电通孔；将第三半导体工件接合至第一半导体工件的第二表面，第二表面与第一表面相对；并且形成穿过第一半导体工件和第三半导体工件至第二半导体工件的第二导电通孔，从而使得第一导电通孔和第二导电通孔是电连接的。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术的实施例涉及半导体结构及其形成方法。
技术介绍
自集成电路的专利技术以来，由于各个电子组件和半导体封装件的集成密度的持续改进，半导体工业已经经历了连续的快速增长。对于大部分而言，这些集成密度的改进来自于最小部件尺寸的反复减小，允许更多的组件集成至半导体芯片或封装件。一种用于允许更多组件集成至半导体结构的方法是三维集成电路(3DIC)堆叠技术的采用，其中，硅晶圆和/或管芯彼此堆叠并且使用通孔垂直互连，从而使得它们充当为单个器件以获得比传统二维工艺改进的性能。然而，用于3DIC堆叠的传统技术允许在基衬底/晶圆的一侧上堆叠晶圆和/或管芯。相应地，需要在基衬底/晶圆的两侧上堆叠晶圆和/或管芯的半导体结构。
技术实现思路
本专利技术的实施例提供了一种用于形成半导体结构的方法，包括：提供第一半导体工件；将第二半导体工件接合至所述第一半导体工件的第一表面；形成穿过所述第二半导体工件至所述第一半导体工件的第一导电通孔；将第三半导体工件接合至所述第一半导体工件的第二表面，所述第二表面与所述第一表面相对；以及形成穿过所述第一半导体工件和所述第三半导体工件至所述第二半导体工件的第二导电通孔，从而使得所述第一导电通孔和所述第二导电通孔是电连接的。本专利技术的另一实施例提供了一种用于形成半导体结构的方法，包括：提供包括第一衬底和第一有源层的第一半导体工件；将第二半导体工件接合至所述第一有源层，其中，所述第二半导体工件包括第二衬底和第二有源层；将第三半导体工件接合至所述第一衬底，其中，所述第三半导体工件包括第三衬底和第三有源层；以及形成连接所述第一有源层、所述第二有源层和所述第三有源层的导电通孔。本专利技术的又一实施例提供了一种半导体结构，包括：第一半导体工件；第二半导体工件，接合至所述第一半导体工件的第一表面；第三半导体工件，接合至所述第一半导体工件的第二表面；以及多个导电通孔，电连接所述第一半导体工件、所述第二半导体工件和所述第三半导体工件，其中，第一导电通孔在朝向所述第二半导体工件的方向上是锥形的。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A至图1R示意性地示出了根据本专利技术的一个实施例的制造半导体结构的方法。图2A至图2P示意性地示出了根据本专利技术的一个实施例的制造半导体结构的方法。图3A至图3O示意性地示出了根据本专利技术的一个实施例的制造半导体结构的方法。图4是根据本专利技术的一个实施例的示出半导体结构的示意图。图5是根据本专利技术的一个实施例的示出半导体结构的示意图。图6是根据本专利技术的一个实施例的示出半导体结构的示意图。图7A和图7B是根据本专利技术的一个实施例的示出半导体InFO结构的示意图。图8是根据本专利技术的一个实施例的示出半导体CoWoS结构的示意图。具体实施方式以下将详细的讨论本专利技术的实施例的制造和使用。然而，应该理解，本专利技术提供的许多适用的创造性概念，该概念可以在各种特定的上下文中体现。应该明白，以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。以下使用特定的语言讨论图中示出的实施例或实例。然而，应该明白，该实施例或实例不旨在限制本专利技术。公开的实施例中的任何改变和修改以及在这个文件中公开的原则的任何进一步应用可以考虑为将通常发生在相关领域中的一种普通技术。此外，应该明白，可以仅简单的描述多个工艺步骤(操作)和/或器件的特性。同样，当仍实现要求时，可以添加额外的工艺步骤和/或部件，可以去除或改变某些随后的工艺步骤和/或部件。因此，应该明白，随后的描述仅代表实例，并且不旨在显示需要的一个或多个步骤或部件。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。参照附图，图1A至图1R示意性地示出了根据本专利技术的第一实施例的用于制造半导体结构的操作。在图1A中，提供了第一半导体工件101。第一半导体工件101可以包括第一衬底101a和第一有源层101b。第一衬底101a可以包括多层衬底、梯度衬底、混合取向衬底、任何他们的组合等。用于第一衬底101a的材料包括块状硅、半导体晶圆、绝缘体上硅(SOI)衬底或硅锗衬底。也可以使用包括III族、IV族和V族元素的其它半导体材料。第一有源层101b可以包括诸如靠近有源侧的浅沟槽隔离(STI)部件或硅的局部氧化(LOCOS)部件的多个隔离部件(未示出)。隔离部件可以限定或隔离各个微电子元件。微电子元件可以包括晶体管(例如，MOSFET、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、p-沟道和/或n-沟道场效应晶体管(PFET/NFET))、二极管、电阻器、电容器、电感器或其它合适的元件。用于这些微电子元件101c的制造工艺包括沉积、蚀刻、注入、光刻、退火或其它合适的工艺。互连这些微电子元件以形成逻辑器件、存储器器件(例如，静态随机存取存储器或SRAM)、射频(RF)器件、输入/输出(I/O)器件，芯片上系统(SoC)器件、嵌入式闪存器件、微电子机械(MEMS)器件、模拟器件、CMOS器件、这些的组合等。在一个实施例中，第一半导体工件101可以是具有已知功能电路单元的已知良好晶圆("KGW")或已知良好管芯("KGD")，其中，微电子元件101c以网格形式定位。第一有源层101b由钝化材料形成(例如，氧化物或电介质)并且可以包括钝化材料中的金属互连件。在一些实施例中，微电子元件包括用于接收另一金属互连件(未示出)的电信号并且向另一金属互连件(未示出)提供电信号的的金属焊盘。在图1B中，包括第二衬底102a和第二有源层102b第二半导体工件102接合至第一半导体工件101。第二有源层102b包括多个微电子元件102c。可以通过使用熔融接合、混合接合、共晶接合、附着接合、热压接合、等离子体活化接合或反应接合来完成接合。图1B中采用熔融接合。该接合工艺描述如下。首先，为了避免非接合区的出现(即，界面气泡)，处理第一半导体工件101和第二半导体工件102的将要接合的表面以变得足够的干净和平滑。在一个实施例中，处理第一半导体工件101和第二半导体工件102(例如，通过抛光)的将要接合的表面以变得平滑，其表面粗糙度小于10埃或甚至小于5埃。之后，第一半导体工件101和第二半导体工件102在室温和预定量的压力下对准并且物理接触地放置以开始接合工艺。在升高的温度下的退火用于形成第一半导体工件101和第二半导体工件102的将要接合的表面之间的化学接合。在一个实施例中，退火本文档来自技高网...

【技术保护点】
一种用于形成半导体结构的方法，包括：提供第一半导体工件；将第二半导体工件接合至所述第一半导体工件的第一表面；形成穿过所述第二半导体工件至所述第一半导体工件的第一导电通孔；将第三半导体工件接合至所述第一半导体工件的第二表面，所述第二表面与所述第一表面相对；以及形成穿过所述第一半导体工件和所述第三半导体工件至所述第二半导体工件的第二导电通孔，从而使得所述第一导电通孔和所述第二导电通孔达成电性连接。

【技术特征摘要】
2015.12.31 US 14/985,4611.一种用于形成半导体结构的方法，包括：提供第一半导体工件；将第二半导体工件接合至所述第一半导体工件的第一表面；形成穿过所述第二半导体工件至所述第一半导体工件的第一导电通孔；将第三半导体工件接合至所述第一半导体工件的第二表面，所述第二表面与所述第一表面相对；以及形成穿过所述第一半导体工件和所述第三半导体工件至所述第二半导体工件的第二导电通孔，从而使得所述第一导电通孔和所述第二导电通孔达成电性连接。2.根据权利要求1所述的方法，其中，将所述第二半导体工件和所述第三半导体工件接合至所述第一半导体工件包括熔融接合、混合接合、共晶接合或附着接合。3.根据权利要求1所述的方法，其中，形成所述第一导电通孔包括形成穿过所述第二半导体工件的硅通孔(TSV)或管芯通孔(TDV)以将所述第一半导体工件的第一有源层电连接至所述第二半导体工件的第二有源层。4.根据权利要求1所述的方法，其中，形成所述第二导电通孔包括形成穿过所述第三半导体工件的硅通孔(TSV)或管芯通孔(TDV)以将所述第一半导体工件的第一有源层电连接至所述第三半导体工件的第三有源层。5.根据权利要求1所述的方法，其中，所述第一导电通...

【专利技术属性】
技术研发人员：余振华，陈明发，叶松峯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71