半导体测试结构制造技术

本实用新型专利技术公开了一种半导体测试结构，包括待测试结构，所述待测试结构位于至少两个测试焊垫之间；保护电阻，所述保护电阻的一端串联在所述待测试结构的任意一个所述测试焊垫上，所述保护电阻的另一端与一最终测试焊垫相连。本实用新型专利技术通过在待测试结构的一端串联一保护电阻，当所述待测试结构中出现被击穿现象时，所述保护电阻能够起到分压的作用，以保护探针不被烧坏。所述半导体测试结构既能完成所述待测试结构的击穿性质的测试，又无需对探针板进行改进，并且能够保护探针板上的探针。所述半导体测试结构使得测试过程简单且高效，降低了测试成本。

【技术实现步骤摘要】
半导体测试结构
本技术涉及半导体集成电路
，特别涉及一种半导体测试结构。
技术介绍
在半导体器件制作过程中，常常需要对器件的可靠性进行测试。特别是随着半导体工艺技术的发展，半导体器件越来越集成化，半导体器件的尺寸正在逐渐成比例缩小，其关键尺寸(CD，CriticalDimension)也变得越来越小，对于CD越来越小的半导体器件，在BEOL(BackEndofLine，后段工艺)中的介质层(InterLayerDielectric，ILD)也会越来越薄，对BEOL制造的电路结构的性能进行测试也变得至关重要。本领域中通常采用探针板来进行可靠性测试，探针板包括一组探针、电连接部分等，其中，探针与被待测试结构的测试焊垫接触，通过电性连接部分与外接电源进行连接，对待测测试结构的可靠性进行测试。然而，在待测试结构中，一旦出现ILD被击穿现象时，往往会产生很大的击穿电压。因此，在BEOL的可靠性测试中大大增大了探针被烧坏的风险。然而，探针价格昂贵，并且更换探针还拖延了测试进程。因此，针对防止探针板上探针被烧坏的现象，需要提供一种改进的半导体测试结构。
技术实现思路
本技术提供一种半导体测试结构，可以防止探针被烧坏的现象，提高测试效率，降低测试成本。为解决上述技术问题，本技术提供的半导体测试结构，包括：待测试结构，所述待测试结构位于至少两个测试焊垫之间；保护电阻，所述保护电阻的一端串联在所述待测试结构的任意一个所述测试焊垫上，所述保护电阻的另一端与一最终测试焊垫相连。进一步的，所述半导体测试结构中，所述保护电阻为一个电阻；所述保护电阻由多个电阻串联而成。可选的，在所述半导体测试结构中，所述保护电阻为金属电阻或者多晶硅电阻。可选的，在所述半导体测试结构中，所述多晶硅电阻的俯视形状为条形。优选的，在所述半导体测试结构中，所述多晶硅电阻包括：一位于一基底上的多晶硅电阻层；一金属硅化物阻挡层，所述金属硅化物阻挡层覆盖部分所述多晶硅电阻层的顶部。可选的，在所述半导体测试结构中，所述基底包括阱区，所述多晶硅电阻位于所述阱区上。优选的，所述半导体测试结构还包括若干导电插塞，所述导电插塞位于未被所述金属硅化物阻挡层覆盖的所述多晶硅电阻层的两端位置，用以分别电连接所述多晶硅电阻层和所述待测试结构、电连接所述多晶硅电阻层和所述最终测试焊垫。可选的，在所述半导体测试结构中，通过一第一连接金属条将部分所述导电插塞和所述待测试结构相连，通过一第二连接金属条将另一部分所述导电插塞和所述最终测试焊垫相连。可选的，在所述半导体测试结构中，所述第一连接金属条和第二连接金属条位于同一金属层中。进一步的，在所述半导体测试结构中，所述保护电阻的阻值为1千欧姆至1万欧姆之间。可选的，在所述半导体测试结构中，所述待测试结构位于一第一测试焊垫和一第二测试焊垫之间，所述第一测试焊垫上连接若干相互平行的第一金属条，所述第二测试焊垫上连接若干相互平行的第二金属条，所述第一金属条与第二金属条位于同一金属层中，与所述第一测试焊垫连接的第一金属条和与第二测试焊垫连接的第二金属条之间相互穿插。与现有技术相比，本技术具有以下有益效果：本技术通过在待测试结构的一端串联一保护电阻，当所述待测试结构中出现被击穿现象时，所述保护电阻能够起到分压的作用，以保护探针不被烧坏。所述半导体测试结构既能完成所述待测试结构的击穿性质的测试，又无需对探针板进行改进，并且能够保护探针板上的探针。所述半导体测试结构使得测试过程简单且高效，降低了测试成本。进一步的，所述保护电阻为多晶硅电阻，因为多晶硅电阻具有电阻值范围可调，以及面积小等优点，可以根据所述待测试结构的具体结构，灵活调节多晶硅电阻的阻值以保护测试探针不被烧坏，采用多晶硅电阻的所述半导体测试结构适用范围更广，能够防止探针被烧坏的现象。更进一步的，所述半导体测试结构中的待测试结构可以为金属对金属结构，所述半导体测试结构适用于所有需检测击穿性质的可靠性测试，既能防止探针不被烧坏，又能提高测试效率降低测试成本。附图说明图1为本技术实施例中所述半导体测试结构中待测试结构的俯视图；图2为本技术实施例中所述半导体测试结构的俯视图。具体实施方式专利技术人所述熟知的业界技术人员针对防止探针被烧坏的现象常用的改进方式就是在探针板上串联一系列电阻。但是，这种改进需要增加额外的电阻，不仅增加了物料成本和人工成本，而且改进后的探针板的测试范围受到了限定，仅仅适用于类似测试被击穿性质的可靠性测试，不能用于其他性质(比如待测试结构的电阻值等)的测试。因此，专利技术人经过研究，提供一种半导体测试结构，包括：待测试结构，所述待测试结构位于至少两个测试焊垫之间；保护电阻，所述保护电阻的一端串联在所述待测试结构的任意一个所述测试焊垫上，所述保护电阻的另一端与一最终测试焊垫相连。本技术通过在待测试结构的一端串联一保护电阻，当所述待测试结构中出现被击穿现象时，所述保护电阻能够起到分压的作用，以保护探针不被烧坏。所述半导体测试结构既能完成所述待测试结构的击穿性质的测试，又无需对探针板进行改进，并且能够保护探针板上的探针。所述半导体测试结构使得测试过程简单且高效，降低了测试成本。下面将结合示意图对本技术的半导体测试结构进行更详细的描述，其中表示了本技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本技术，而仍然实现本技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本技术的限制。在下列段落中参照附图以举例方式更具体地描述本技术。根据下面说明和权利要求书，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。以下列举所述半导体测试结构的实施例，以清楚说明本技术的内容，应当明确的是，本技术的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本技术的思想范围之内。首先，请参阅图1，图1为所述半导体测试结构中待测试结构的俯视图，图1示出的为待测试结构中最常见的金属对金属结构的测试结构，所述待测试结构位于两个测试焊垫(即第一测试焊垫31和第二测试焊垫32)之间，第一测试焊垫31上连接若干相互平行的第一金属条11，所述第二测试焊垫32上连接若干相互平行的第二金属条12，与所述第一测试焊垫31连接的第一金属条11和与第二测试焊垫32连接的第二金属条12之间相互穿插，与所述第一测试焊垫31连接的第一金属条11不与第二测试焊垫32连接，与所述第二测试焊垫32连接的第二金属条12不与第一测试焊垫31连接，所述待测试结构中所有的第一金属条11和第二金属条12均处于同一金属层中，在所有金属条之间填充有Low-k材料的介质层(图1中未示出)。现有技术中，针对所述待测试结构(即金属对金属结构)的测试通常是将探针板的探针直接与所述第一测试焊垫31和所述第二测试焊垫32相接触，然后通过探针板的电性连接部分与外接电源进行连接，在所述第一测试焊垫31和第二测试焊垫32上施加电压进行其可靠性测试，存在探针被烧坏的风险。就算用已经改进后的探针板(即在探针板上串联一系列电阻)进行测试，使得整个测试本文档来自技高网...

【技术保护点】
一种半导体测试结构，其特征在于，包括：待测试结构，所述待测试结构位于至少两个测试焊垫之间；保护电阻，所述保护电阻的一端串联在所述待测试结构的任意一个所述测试焊垫上，所述保护电阻的另一端与一最终测试焊垫相连。

【技术特征摘要】
1.一种半导体测试结构，其特征在于，包括：待测试结构，所述待测试结构位于至少两个测试焊垫之间；保护电阻，所述保护电阻的一端串联在所述待测试结构的任意一个所述测试焊垫上，所述保护电阻的另一端与一最终测试焊垫相连。2.如权利要求1所述的半导体测试结构，其特征在于，所述保护电阻为一个电阻；或者所述保护电阻由多个电阻串联而成。3.如权利要求1所述的半导体测试结构，其特征在于，所述保护电阻为金属电阻或者多晶硅电阻。4.如权利要求3所述的半导体测试结构，其特征在于，所述多晶硅电阻的俯视形状为条形。5.如权利要求3所述的半导体测试结构，其特征在于，所述多晶硅电阻包括：一位于一基底上的多晶硅电阻层；一金属硅化物阻挡层，所述金属硅化物阻挡层覆盖部分所述多晶硅电阻层的顶部。6.如权利要求5所述的半导体测试结构，其特征在于，所述基底包括阱区，所述多晶硅电阻位于所述阱区上。7.如权利要求5所述的半导体测试结构，其特征在于，所述半导体测试结构还包括：若干导电插塞，所述导电插塞位于未被...

【专利技术属性】
技术研发人员：温娟，张冠，孙艳辉，董燕，
申请(专利权)人：中芯国际集成电路制造天津有限公司，中芯国际集成电路制造上海有限公司，
类型：新型
国别省市：天津,12