半导体装置制造方法及图纸

公开一种半导体装置，所述半导体装置包括：具有侧壁的有源图案，由设置在基底上的器件隔离图案限定，并具有从器件隔离图案的顶表面突出的上部；衬里绝缘层，位于有源图案的侧壁上；栅极结构，位于有源图案上；以及源/漏区，位于栅极结构的两侧处。衬里绝缘层包括第一衬里绝缘层和具有比第一衬里绝缘层的顶表面高的顶表面的第二衬里绝缘层。每一个源/漏区包括由第二衬里绝缘层限定并覆盖第一衬里绝缘层的顶表面的第一部分和从第二衬里绝缘层向上突出的第二部分。

Semiconductor device

Disclosed is a semiconductor device, the semiconductor device includes an active pattern having a side wall, defined by a device isolation pattern is disposed on the substrate, and has a top surface protruding from the upper device isolation pattern; lining insulation layer, the side wall is located in the active pattern; a gate structure, located in the active pattern; and the source / drain region, located on both sides of the gate structure. The lining insulation layer comprises a first lining insulating layer and a second lining insulating layer with a top surface higher than a top surface of the first lining insulating layer. Each source / drain area includes a first portion defined by a second lining insulating layer and covers a top surface of the first liner insulating layer, and a second portion projecting upwardly from the second liner insulating layer.

【技术实现步骤摘要】
本专利申请要求于2015年11月25日在韩国知识产权局提交的第10-2015-0165687号的韩国专利申请的优先权，该专利申请的公开通过引用全部包含于此。
示例性实施方式涉及一种半导体装置，更具体地，涉及一种包括场效应晶体管的半导体装置。
技术介绍
由于半导体装置的小尺寸、多功能特性和低制造成本，半导体装置被广泛用于电子工业中。半导体装置可以被分类为存储逻辑数据的半导体存储器装置、处理逻辑数据的半导体逻辑装置以及具有半导体存储器装置的功能和半导体逻辑装置的功能二者的混合半导体装置中的任意一种。随着电子工业的发展，已经越来越需要具有优异特性的半导体装置。例如，已经越来越需要高可靠的、高速的和/或多功能的半导体装置。为了满足这些需求，半导体装置已经高度集成并且半导体装置的结构已经变得越来越复杂。
技术实现思路
在这里描述主题的示例性实施方式可以提供一种半导体装置，所述半导体装置包括具有提高的电特性的场效应晶体管。在一方面，半导体装置可以包括：具有侧壁的有源图案，被位于基底上的器件隔离图案限定，并具有从器件隔离图案的顶表面突出的上部；衬里绝缘层，位于有源图案的侧壁上；栅极结构，位于有源图案上；以及源/漏区，位于栅极结构的两侧处。衬里绝缘层可以包括第一衬里绝缘层和具有比第一衬里绝缘层的顶表面高的顶表面的第二衬里绝缘层。每一个源/漏区可以包括由第二衬里绝缘层限定并覆盖第一衬里绝缘层的顶表面的第一部分和从第二衬里绝缘层向上突出的第二部分。在另一方面，半导体装置可以包括：具有侧壁的有源图案，被位于基底上的器件隔离图案限定，并具有从器件隔离图案的顶表面突出的上部；衬里绝缘层，在有源图案与器件隔离图案之间延伸；栅极结构，位于有源图案上；以及源/漏区，位于栅极结构的两侧处。衬里绝缘层的至少一部分可以从器件隔离图案的顶表面突出以限定每一个源/漏区的下部。在又一方面，半导体装置可以包括：有源图案，从基底突出；栅极结构，与有源图案交叉；以及源/漏区，在栅极结构的两侧处。有源图案可以包括与栅极结构叠置的第一部分和与源/漏区叠置的第二部分。有源图案的第二部分的顶表面可以比有源图案的第一部分的顶表面低。有源图案的第二部分可以分别地插入源/漏区的下部中。在一方面，包括具有侧壁的有源图案的半导体装置被基底上的器件隔离图案限定。有源图案具有从器件隔离图案的顶表面突出的上部和接触基底的下部。该装置还包括：衬里绝缘层，位于有源图案的侧壁上；栅极结构，与有源图案交叉；以及源/漏区，位于栅极结构的两侧处。源/漏区的下部的水平生长宽度受衬里绝缘层约束，源/漏区的上部的水平生长宽度和竖直生长长度在衬里绝缘层的最高部上方不受约束。附图说明考虑到附图和下面的详细描述，示例性实施方式将变得更加明显。图1是示出根据一些示例性实施方式的半导体装置的平面图。图2A是沿图1的线A-A’和线B-B’截取的剖视图，图2B和图2C是分别沿图1的线C-C’和线D-D’截取的剖视图。图3A、图3B和图3C是图2C的一部分的放大图。图4是示出根据一些示例性实施方式的半导体装置的平面图。图5是沿图4的线E-E’截取的剖视图。图6、图9和图14是示出根据一些示例性实施方式的制造半导体装置的方法的平面图。图7A是沿图6的线A-A’和线B-B’截取的剖视图，图7B是沿图6的线C-C’截取的剖视图。图8A是沿图6的线A-A’和线B-B’截取的剖视图，图8B是沿图6的线C-C’截取的剖视图。图10A是沿图9的线A-A’和线B-B’截取的剖视图，图10B和图10C是分别沿图9的线C-C’和线D-D’截取的剖视图。图11A是沿图9的线A-A’和线B-B’截取的剖视图，图11B和图11C是分别沿图9的线C-C’和线D-D’截取的剖视图。图12A是沿图9的线A-A’和线B-B’截取的剖视图，图12B和图12C是分别沿图9的线C-C’和线D-D’截取的剖视图。图13A是沿图9的线A-A’和线B-B’截取的剖视图，图13B和图13C是分别沿图9的线C-C’和线D-D’截取的剖视图。图15A是沿图14的线A-A’和线B-B’截取的剖视图，图15B和图15C是分别沿图14的线C-C’和线D-D’截取的剖视图。具体实施方式图1是示出根据一些示例性实施方式的半导体装置的平面图。图2A是沿图1的线A-A’和线B-B’截取的剖视图，图2B和图2C是分别沿图1的线C-C’和线D-D’截取的剖视图。图3A、图3B和图3C是图2C的一部分的放大图。如图1、图2A、图2B和图2C中所示，可以提供包括第一区R1的基底100。基底100可以是半导体基底。例如，基底100可以是硅基底、锗基底或绝缘体上硅(SOI)基底。第一区R1可以对应于在其上形成有用于存储数据的多个存储单元的存储单元区的部分。在一些示例性实施方式中，构成多个6T静态随机存取存储器(SRAM)单元的存储单元晶体管可以设置在第一区R1上。每个6TSRAM单元可以具有6个晶体管。然而，示例性实施方式不限于此。第一区R1可以包括第一NMOSFET区NR1和第一PMOSFET区PR1。第一NMOSFET区NR1可以对应于在其上设置有N型MOS晶体管的有源区，第一PMOSFET区PR1可以对应于在其上设置有P型MOS晶体管的有源区。可以提供多个第一NMOSFET区NR1并可以提供多个第一PMOSFET区PR1。第一NMOSFET区NR1和第一PMOSFET区PR1可以沿第一方向D1布置。在一些示例性实施方式中，NMOSFET区NR1和PMOSFET区PR1可以沿第一方向D1交替地布置。有源图案AP1和AP2可以提供在第一区R1上。更详细地，从基底100突出的第一有源图案AP1可以设置在第一区R1的第一NMOSFET区NR1上。第一有源图案AP1可以沿第一方向D1布置并可以具有在与第一方向D1交叉的第二方向D2上延伸的线形形状。从基底100突出的第二有源图案AP2可以设置在第一区R1的第一PMOSFET区PR1上。第二有源图案AP2可以沿第一方向D1布置并可以具有在第二方向D2上延伸的线形形状。第一有源图案AP1和第二有源图案AP2中的每一个在第一方向D1上的宽度可以随着距基底100的竖直高度的减小而增大。有源图案AP1和AP2可以在第一方向D1上以不同的距离彼此分开。在一些示例性实施方式中，第一NMOSFET区NR1上的第一有源图案AP1之间的在第一方向D1上的距离可以定义为第一长度L1。第一PMOSFET区PR1上的第二有源图案AP2之间的在第一方向D1上的距离可以定义为第二长度L2。同时，彼此相邻的第一有源图案AP1与第二有源图案AP2之间的在第一方向D1上的距离可以限定为第三长度L3。第二长度L2可以比第一长度L1大，第三长度L3可以比第二长度L2大。第一长度至第三长度L1、L2和L3中的每一个可以对应于一个有源图案的中心和与所述一个有源图案相邻的另一个有源图案的中心之间的距离。器件隔离图案ST可以设置为填充第一有源图案AP1之间的沟槽和第二有源图案AP2之间的沟槽。换句话说，第一有源图案AP1和第二有源图案AP2可以通过器件隔离图案ST来限定。第一有源图案AP1和第二有源图案AP2可以分别包括从器件隔离图案ST突出并与稍后将描本文档来自技高网...

【技术保护点】
一种半导体装置，所述半导体装置包括：具有侧壁的有源图案，在基底上被器件隔离图案限定，有源图案具有从器件隔离图案的顶表面突出的上部；衬里绝缘层，位于有源图案的侧壁上；栅极结构，位于有源图案上；以及源/漏区，位于栅极结构的两侧处，其中，衬里绝缘层包括：第一衬里绝缘层；和第二衬里绝缘层，具有比第一衬里绝缘层的顶表面高的顶表面，其中，每个源/漏区包括：第一部分，由第二衬里绝缘层限定并覆盖第一衬里绝缘层的顶表面；以及第二部分，从第二衬里绝缘层向上突出。

【技术特征摘要】
2015.11.25 KR 10-2015-01656871.一种半导体装置，所述半导体装置包括：具有侧壁的有源图案，在基底上被器件隔离图案限定，有源图案具有从器件隔离图案的顶表面突出的上部；衬里绝缘层，位于有源图案的侧壁上；栅极结构，位于有源图案上；以及源/漏区，位于栅极结构的两侧处，其中，衬里绝缘层包括：第一衬里绝缘层；和第二衬里绝缘层，具有比第一衬里绝缘层的顶表面高的顶表面，其中，每个源/漏区包括：第一部分，由第二衬里绝缘层限定并覆盖第一衬里绝缘层的顶表面；以及第二部分，从第二衬里绝缘层向上突出。2.如权利要求1所述的半导体装置，其中，第一衬里绝缘层和第二衬里绝缘层在有源图案与器件隔离图案之间延伸。3.如权利要求2所述的半导体装置，其中，第二衬里绝缘层的部分从器件隔离图案的顶表面突出，其中，每个源/漏区的第一部分与第二衬里绝缘层的侧壁接触。4.如权利要求2所述的半导体装置，其中，与栅极结构叠置的第一衬里绝缘层的顶表面和与栅极结构叠置的第二衬里绝缘层的顶表面在基本相同的水平处。5.如权利要求1所述的半导体装置，所述半导体装置还包括：第一间隔件，提供在第二衬里绝缘层上，第一间隔件与器件隔离图案的顶表面接触。6.如权利要求5所述的半导体装置，其中，栅极结构包括：栅电极；和第二间隔件，提供在栅电极的侧壁上，其中，第一间隔件由与第二间隔件相同的材料形成。7.如权利要求1所述的半导体装置，其中，有源图案包括：第一部分，与栅极结构叠置；和第二部分，与源/漏区叠置，其中，有源图案的第二部分的顶表面比有源图案的第一部分的顶表面低，其中，有源图案的第二部分分别插入源/漏区的第一部分中，其中，有源图案的每个第二部分的上部具有圆形的表面。8.如权利要求7所述的半导体装置，其中，源/漏区的第一部分延伸到有源图案的第二部分的侧壁上。9.如权利要求1所述的半导体装置，其中，第一衬里绝缘层的顶表面与器件隔离图案的顶表面在基本上同一水平处，或者第一衬里绝缘层的顶表面处于比器件隔离图案的顶表面低的水平处。10.如权利要求1所述的半导体装置，其中，栅极结构沿一个方向延伸，其中，源/漏区的第一部分在所述一个方向上的宽度比源/漏区的第二部分在所述一个方向上的宽度小。11.一种半导体装置，所述半导体装置包括：具有侧壁的有源图案，在基底上被器件隔离图案限定，有源图案具有从器件隔离图案的顶表面突出的上部；衬里绝缘层，在有源图案与器件隔离图案之间延伸；栅极结构，位于有源图案上；以及源/漏区，位于栅极结构的两侧处，其中，衬里绝缘层的至少一部分从器件隔离图案的顶表面突出以限定每个源/漏区的下部。12.如权利要求11所述的半导体装置，其中，衬里绝缘层包括：第一衬里绝缘层；和第二衬里绝缘层，通过设置在其间的第一衬里绝缘层与有源图...

【专利技术属性】
技术研发人员：李庸硕，李正允，朴起宽，慎居明，金炫知，朴商德，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR