常关断型HEMT晶体管以及对应的制造方法技术

本发明专利技术涉及常关断型HEMT晶体管以及对应的制造方法。一种常关断型HEMT晶体管包括：半导体异质结(4、6、200)，其至少包括一个第一层(4)和一个第二层(6)，第二层布置在第一层的顶部上；沟槽(15)，其延伸穿过第二层和第一层的一部分；导电材料的栅极区(10)，其在沟槽中延伸；以及介电区(18)，其在沟槽中延伸，涂覆栅极区并且接触半导体异质结。沟槽的一部分由形成至少一个第一台阶(P

Normally shut down type HEMT transistor and corresponding manufacturing method

The invention relates to a normally shut down type HEMT transistor and a corresponding manufacturing method. A regular shutdown type HEMT transistor includes: a semiconductor heterojunction (4, 6, 200), which comprises at least a first layer (4) and a second layer (6), the second layer is arranged on the top of the first layer; the groove (15), which extends through a portion of the second layer and the first the layer of conductive material; the gate region (10), which extends in the groove; and a dielectric region (18), which extends in the trench gate region, coating and contact of semiconductor heterojunction. A portion of the groove is formed by at least one first step (P

【技术实现步骤摘要】
常关断型HEMT晶体管以及对应的制造方法
本专利技术涉及常关断型高电子迁移率晶体管(HEMT)，其包括沟槽，该沟槽包括栅极区并形成至少一个台阶；进一步地，本专利技术涉及对应的制造方法。
技术介绍
如所知道的，HEMT晶体管(还称为“异质结场效应晶体管”(HFET))遭遇宽扩散，因为它们的特征在于可能以高频工作以及由于它们的高击穿电压。例如，已知包括AlGaN/GaN异质结的HEMT晶体管，然而，HEMT晶体管是常导通型器件，即，使得在各栅极端子上不存在电压时，在任意情况下都会出现电流通路；等同地，据说这些晶体管以耗尽模式工作。因为通常优选的是提供常关断型(等同地，以增强模式工作)，所以已经提出大量变体，诸如例如US8587031中描述的晶体管。详细地，US8587031描述了一种晶体管，其包括彼此接触布置的一层氮化铝镓(AlGaN)和一层氮化镓(GaN)的异质结。进一步地，晶体管具有第一栅极区，其布置于在AlGaN层中延伸的凹部中，并且使得能够调制常关断型沟道。现在，由此存在以增强模式工作的可用HEMT晶体管。然而，这些方案在任何情况下都会受到所谓漏致势垒降低(DIBL)现象(还称为“早期击穿现象”)影响。与击穿不同，DIBL现象发生在低漏-源极电压(通常，在包括在10V与30V之间的电压)，并且在栅极与源极之间存在零电压时，引起漏极与源极之间循环的电流突然增加。更详细地，将存在于i)栅极与源极之间的电压和ii)漏极与源极之间的电压分别表示为电压Vgs和Vds，并且将Vgs＝0时在漏极与源极之间循环的电流表示为泄漏电流，当Vds<Vdibl(其中，Vdibl是DIBL现象发生的电压)时，泄漏电流密度通常是每毫米纳安级。反而，如果Vgs＝0并且Vds超过Vdibl，则泄漏电流密度可以甚至是每毫米微安级。因为DIBL现象造成晶体管的过早导通，所以感觉需要防止该现象的发作，或在任何情况下，降低其影响。
技术实现思路
本专利技术的目的由此是提供将至少部分地克服已知技术的缺点的HEMT晶体管。根据本专利技术，提供了分别如权利要求1和11中所限定的HEMT晶体管和用于制造HEMT晶体管的方法。附图说明为了更好地理解本专利技术，现在仅以非限制性示例的方式并且参照附图描述其优选的实施方式，附图中：-图1是本HEMT晶体管的一部分的截面(未按比例)的示意性图示；-图2是图1中所示的HEMT晶体管的沟槽的示意性立体图(未按比例)；-图3是图1中所示的HEMT晶体管的一部分的截面(未按比例)的示意性图示；-图4示出了分别是已知类型的HEMT晶体管和本HEMT晶体管的泄漏电流作为漏-源极电压的函数的图的两个示例；-图5示出了分别是已知类型的HEMT晶体管和本HEMT晶体管的电场与漏极电压的图的两个示例；-图6-图8和图15是本HEMT晶体管的其他实施方式的示意性截面图(未按比例)；-图9至图14是图1中图示的HEMT晶体管在制造方法的连续步骤期间的示意性截面图(未按比例)。具体实施方式图1示出了由1指定的本HEMT晶体管的第一实施方式。详细地，HEMT晶体管1包括半导体本体2，其转而包括第一层4和第二层6，下文中分别称为底层4和顶层6。底层4是第一半导体材料的，诸如例如周期表的III族和V族元素的第一半导体合金；仅以示例的方式，下文中假定底层4是氮化镓(GaN)的。顶层6在底层4之上，与其直接接触，并且是第二半导体材料的，诸如例如周期表的III-V族元素的第二半导体合金，该第二半导体合金与第一半导体合金不同。仅以示例的方式，下文中假定顶层6是氮化铝镓(AlGaN)的。底层4和顶层6例如是N型的。而且，底层4具有例如20nm与7μm之间的厚度，而顶层5具有例如在5nm与400nm之间的厚度。虽然未示出，但半导体本体2还包括由例如硅制成的基板，该基板上面形成底层4。因为该基板与本专利技术的目的无关，所以在本说明书中不做任何进一步的提及。HEMT晶体管1还包括钝化区8，其在顶层6上并与其直接接触，并且由例如氮化硅制成。例如，钝化区8具有100nm的厚度。钝化区8形成HEMT晶体管1的第一表面Sa。HEMT晶体管1还包括栅极区10，其在沟槽15内延伸并且是导电材料的；例如，栅极区10可以由一个或更多个金属层制成，例如由铝、镍或钨制成。详细地，沟槽15从第一表面Sa开始延伸穿过钝化区8，以及穿过顶层6。而且，沟槽15穿过与顶层6接触布置的底层4的顶部。更详细地，沟槽15被相互平行并垂直于第一表面Sa的第一侧壁Pl1、第二侧壁Pl2、第三侧壁Pl3、和第四侧壁Pl4定界。进一步地，沟槽15被彼此平行并与第一表面Sa平行的第一底壁Pb1、第二底壁Pb2和第三底壁Pb3定界。具体地，第一底壁Pb1在底层4中延伸到第一深度(例如相对于第一表面Sa测量得的)。而且，第二底壁Pb2和第三底壁Pb3在底层4中延伸至小于上述第一深度的相同深度。而且，第一侧壁Pl1连接第一和第二底壁Pb1、Pb2；第三侧壁Pl3转而连接第一和第三底壁Pb1、Pb3。而且，第二侧壁Pl2将第二底壁Pb2连接到第一表面Sa；第四侧壁Pl4将第三底壁Pb3连接到第一表面Sa。实际上，如图2中更详细地示出，第一底壁Pb1和第一侧壁Pl1形成第一边缘E1；进一步地，第一侧壁Pl1和第二底壁Pb2形成第二边缘E2，第二边缘E2与第一边缘E1平行，并与其共面。另外，第二底壁Pb2和第二侧壁Pl2形成第三边缘E3，第三边缘E3与第二边缘E2平行，并与其共面。转而，第二侧壁Pl2与第一表面Sa形成第四边缘E4(图2中未示出)。另外，第一底壁Pb1和第三侧壁Pl3形成第五边缘E5；进一步地，第三侧壁Pl3和第三底壁Pb3形成第六边缘E6，第六边缘E6与第五边缘E5平行，并与其共面。另外，第三底壁Pb3和第四侧壁Pl4形成第七边缘E7，第七边缘E7与第六边缘E6平行，并与其共面。转而，第四侧壁Pl4与第一表面Sa形成第八边缘E8。甚至更详细地，第一和第三侧壁Pl1、Pl3彼此分开等于L1(沿垂直于第一和第三侧壁Pl1、Pl3的方向测量得的)的距离，该距离由此表示第一底壁Pb1的宽度。第二和第三底壁Pb2、Pb3的宽度反而分别由L2和L3指定。另外，第一和第三侧壁Pl1、Pl3具有沿垂直于第一底壁Pl1的方向测量得的、等于H1的高度。而且，如图1所示，第二和第四侧壁Pl2、Pl4中的每一个具有相应底部，其分别从第三和第七边缘E3、E7开始延伸，直到其接触顶层6为止，该部分具有高度H2。实际上，沟槽15形成彼此连通并具有相同长度的第一腔22和第二腔24。第一腔22到第一表面Sa上，在第二腔24上并具有等于L1+L2+L3的宽度；第二腔24具有等于L1的宽度。仅以示例的方式，各个宽度L1、L2和L3可以包括在0.1μm与10μm之间；进一步地，高度H1可以例如包括在1nm与500nm之间，而高度H2可以例如包括在0与500nm之间。换言之，第一侧壁Pl1和第二底壁Pb2形成横向定界沟槽15并从第一底面Pb1的一侧延伸的横向结构LS的第一台阶，即，第一肩状物。具体地，将半导体本体2和钝化区8的整体表示为主体，横向结构LS由主体形成。而且，第二底壁Pb2、第二侧壁Pl2和第一表面Sa形成上述横向结构LS的一本文档来自技高网...

【技术保护点】
一种常关断型HEMT晶体管，包括：‑半导体异质结(4、6、200)，其至少包括一个第一层(4)和一个第二层(6)，所述第二层布置在所述第一层的顶部上；‑沟槽(15)，其延伸穿过所述第二层和所述第一层的一部分；‑导电材料的栅极区(10)，其在所述沟槽中延伸；以及‑介电区(18)，其在所述沟槽中延伸，涂覆所述栅极区，并且接触所述半导体异质结；其中，所述沟槽的一部分被横向结构(LS)横向定界，所述横向结构(LS)形成至少一个第一台阶(P

【技术特征摘要】
2015.11.12 IT 1020150000721111.一种常关断型HEMT晶体管，包括：-半导体异质结(4、6、200)，其至少包括一个第一层(4)和一个第二层(6)，所述第二层布置在所述第一层的顶部上；-沟槽(15)，其延伸穿过所述第二层和所述第一层的一部分；-导电材料的栅极区(10)，其在所述沟槽中延伸；以及-介电区(18)，其在所述沟槽中延伸，涂覆所述栅极区，并且接触所述半导体异质结；其中，所述沟槽的一部分被横向结构(LS)横向定界，所述横向结构(LS)形成至少一个第一台阶(Pb1、Pl1、Pb2)；并且其中，所述半导体异质结形成所述第一台阶的第一边缘(E1)和第二边缘(E2)，所述第一边缘由所述第一层形成。2.根据权利要求1所述的HEMT晶体管，还包括第一电极区域(26)和第二电极区域(28)，所述沟槽(15)布置在所述第一电极区域和所述第二电极区域之间；并且其中，所述横向结构(LS)由布置在所述沟槽与所述第一电极区域和所述第二电极区域中的一个之间的半导体异质结(4、6、200)的一部分形成。3.根据权利要求1或权利要求2所述的HEMT晶体管，其中，所述横向结构(LS)具有楼梯形状。4.根据权利要求3所述的HEMT晶体管，其中，所述横向结构(LS)还形成至少一个第二台阶(Pb2、Pl2、Sa)，所述至少一个第二台阶形成第三边缘(E3)和第四边缘(E4；Ex1)，所述第三边缘由所述半导体异质结(4、6、200)形成，所述第四边缘在所述第三边缘之上。5.根据权利要求4所述的HEMT晶体管，其中，所述第四边缘(Ex1)也由所述半导体异质结(4、6、200)形成。6.根据上述权利要求中任意一项所述的HEMT晶体管，其中，所述栅极区(10)包括相应第一部分(11a、11b)，其布置在所述沟槽(15)中，并且在其第一侧上由形成所述栅极区的至少一个台阶的表面(V1、O2、V3)定界，所述栅极区的所述台阶被所述半导体异质结(4、6、200)围绕并与所述半导体异质结物理分...

【专利技术属性】
技术研发人员：F·尤克拉诺，A·帕蒂，A·基尼，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利,IT