一种CMOS基准电压源电路和集成电路装置制造方法及图纸

本实用新型专利技术公开了一种CMOS基准电压源电路和集成电路装置，该电路包括：直流电源，分别连接于启动电路、启动电流获取电路和基准电压产生电路；启动电路、启动电流获取电路和基准电压产生电路依次连接、且电源抑制比逐级增大；启动电路，被配置为当直流电源接通时正常启动，并对产生的电流进行一次整流处理，得到启动电流；启动电流获取电路，被配置为获取启动电流并进行二次整流处理，得到基准电流；基准电压产生电路，被配置为获取基准电流并进行三次整流处理后，获取所需基准电压。本实用新型专利技术的方案，可以克服现有技术中功能少、抗干扰性差和适用范围小等缺陷，实现功能多、抗干扰能力强和适用范围大的有益效果。

【技术实现步骤摘要】

本技术涉及电子电路
，具体地，涉及一种CMOS基准电压源电路和集成电路装置，尤其涉及一种电源独立、低压高PSRR(PowerSupplyRejectionRatio，电源抑制比)的CMOS基准电压源电路(即参考电压产生电路)和具有其的集成电路装置。
技术介绍
混合集成电路是将一个电路中所有元件的功能集中在一个基片上，装配空隙和焊点少。混合集成电路在手提式装置(例如：智能手机、手提电脑和平板电脑等)方面的广泛应用，需要集成电路能够在刚好超过MOS管的门槛电压工作，一个核心的设计部分就是参考电压能够在1V低电压的条件下工作，同时能够对供应电压的变化有很强的抗干扰性。如图1所示的电路中，门槛参考电压设计已不再适合低电压设计，因为此电路设计要求两个Vgs(即MOS管栅极和源极间之间的电压)的电压降，并且对于供应电压的变化也缺乏足够的抵抗性。如图2所示的电路中，门槛参考电压设计已经克服了图1所示电路中要求两个Vgs的电压降，只需一个Vgs，但此电路没有合适的开启电路，并且对电源的变化，也没有表现特别高的抵抗性。如图2所示，当电源供应开始时，NMOS管(N1和N2)和PMOS管(P1、P2andP3)门电压，没有明确的开启顺序，不适合真正的工业应用。现有技术中，存在功能少、抗干扰性差和适用范围小等缺陷。
技术实现思路
本技术的目的在于，针对上述缺陷，提出一种CMOS基准电压源电路和集成电路装置，以提高基准电压源的抗干扰性。本技术一方面提供一种CMOS基准电压源电路，包括：直流电源、启动电路、启动电流获取电路和基准电压产生电路，其中，所述直流电源，分别连接于所述启动电路、启动电流获取电路和基准电压产生电路；所述启动电路、启动电流获取电路和基准电压产生电路依次连接、且电源抑制比逐级增大；所述启动电路，被配置为当所述直流电源接通时正常启动，并对产生的电流进行一次整流处理，得到启动电流；所述启动电流获取电路，被配置为获取所述启动电流并进行二次整流处理，得到基准电流；所述基准电压产生电路，被配置为获取所述基准电流并进行三次整流处理后，获取所需基准电压。优选地，所述启动电路，包括：相连的启动模块和第一整流模块。优选地，所述启动电流获取电路，包括：相连的第一开关模块和第二整流模块。优选地，所述基准电压产生电路，包括：相连的第二开关模块和第三整流模块。优选地，所述第一整流模块、第二整流模块和第三整流模块的结构相同、且电源抑制比逐级增大。优选地，所述第一整流模块，包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第一上拉电阻；其中，所述第一PMOS管的栅极，分别与第二PMOS管的栅极、第二PMOS管的漏极、以及第二NMOS管的漏极连接；第一PMOS管的源极，分别与直流电源、启动模块的第一连接端、以及第二PMOS管的源极连接；第一PMOS管的漏极，分别与第一上拉电阻的第一连接端、以及第一NMOS管的栅极连接；所述第一NMOS管的漏极，分别与启动模块的第二连接端、以及第二NMOS管的栅极连接；所述第一上拉电阻的第二连接端、第一NMOS管的源极、以及第二NMOS管的源极均接地。优选地，所述启动模块，包括：启动电阻，所述启动电阻的阻值小于第一上拉电阻的阻值。优选地，所述第一开关模块，包括：第一PMOS开关管；其中，所述第一PMOS开关管的栅极，连接于前一级整流模块中两个PMOS管的栅极；第一PMOS开关管的源极，连接于直流电源；第一PMOS开关管的漏极，分别连接于本级整流模块中第一NMOS管的漏极和第二NMOS管的栅极；所述第一开关模块和所述第二开关模块的结构相同。优选地，所述直流电源(VDD)为1V直流电源。与上述CMOS基准电压源电路相匹配，本技术另一方面提供一种集成电路装置，包括：以上所述的CMOS基准电压源电路。本技术的方案，通过启动电路使CMOS基准电压源电路能在各种条件下的正常启动，通过获取正常启动后的启动电流并进行整流，从而获得稳定的不受电源供应影响的基准电压(即参考电压VB3)。进一步，本技术的方案，能实现95dB的电源变化抗干扰性，比起图2所示电路的70dB的抗干扰性，高25dB；并且本技术方案中的开启电路保证了电路能在1V电源的各种复杂条件中正常工作。由此，本技术的方案解决利用启动电路逐级整流处理，更稳定地获取基准电压源，提升抗干扰性能、减小受电源供应影响程度的问题，从而，克服现有技术中功能少、抗干扰性差和适用范围小的缺陷，实现功能多、抗干扰能力强和适用范围大的有益效果。本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。下面通过附图和实施例，对本技术的技术方案做进一步的详细描述。附图说明附图用来提供对本技术的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本技术，并不构成对本技术的限制。在附图中：图1为现有技术中一电路的结构示意图；图2为现有技术中另一电路的结构示意图；图3为本技术的CMOS基准电压源电路的一实施例的结构示意图；图4为本技术的低压参考电路的一优选实施例的结构示意图；图5为本技术的低压参考电路的直流(DC)分析图，其中，一坐标为直流电源VDD(SupplyVoltageVDD)，另一坐标为基准电压源(Voltage)；图6为本技术的低压参考电路的交流(AC)分析图，其中，一坐标为频率(Frequency)，另一坐标为电源变化抑止能力(Magnitude)。结合附图，本技术实施例中附图标记如下：100-启动电路；200-启动电流获取电路；300-基准电压(VB3)产生电路。具体实施方式为使本技术的目的、技术方案和优点更加清楚，下面将结合本技术具体实施例及相应的附图对本技术技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。根据本技术的实施例，提供了一种CMOS基准电压源电路。该CMOS基准电压源电路包括：直流电源VDD、启动电路100、启动电流获取电路200和基准电压产生电路300，其中，所述直流电源VDD，分别连接于所述启动电本文档来自技高网...

【技术保护点】
一种CMOS基准电压源电路，其特征在于，包括：直流电源(VDD)、启动电路(100)、启动电流获取电路(200)和基准电压产生电路(300)，其中，所述直流电源(VDD)，分别连接于所述启动电路(100)、启动电流获取电路(200)和基准电压产生电路(300)；所述启动电路(100)、启动电流获取电路(200)和基准电压产生电路(300)依次连接、且电源抑制比(PSRR)逐级增大；所述启动电路(100)，被配置为当所述直流电源(VDD)接通时正常启动，并对产生的电流进行一次整流处理，得到启动电流；所述启动电流获取电路(200)，被配置为获取所述启动电流并进行二次整流处理，得到基准电流；所述基准电压产生电路(300)，被配置为获取所述基准电流并进行三次整流处理后，获取所需基准电压(VB3)。

【技术特征摘要】
1.一种CMOS基准电压源电路，其特征在于，包括：直流电源(VDD)、启动电
路(100)、启动电流获取电路(200)和基准电压产生电路(300)，其中，
所述直流电源(VDD)，分别连接于所述启动电路(100)、启动电流获取电路(200)
和基准电压产生电路(300)；所述启动电路(100)、启动电流获取电路(200)和
基准电压产生电路(300)依次连接、且电源抑制比(PSRR)逐级增大；
所述启动电路(100)，被配置为当所述直流电源(VDD)接通时正常启动，并对
产生的电流进行一次整流处理，得到启动电流；
所述启动电流获取电路(200)，被配置为获取所述启动电流并进行二次整流处
理，得到基准电流；
所述基准电压产生电路(300)，被配置为获取所述基准电流并进行三次整流处
理后，获取所需基准电压(VB3)。
2.根据权利要求1所述的电路，其特征在于，所述启动电路(100)，包括：相
连的启动模块和第一整流模块。
3.根据权利要求1或2所述的电路，其特征在于，所述启动电流获取电路(200)，
包括：相连的第一开关模块和第二整流模块。
4.根据权利要求1或2所述的电路，其特征在于，所述基准电压产生电路(300)，
包括：相连的第二开关模块和第三整流模块。
5.根据权利要求4所述的电路，其特征在于，所述第一整流模块、第二整流模
块和第三整流模块的结构相同、且电源抑制比(PSRR)逐级增大。
6.根据权利要求5所述的电路，其特征在于，所述第一整流模块，包括：第一
PMOS管(M11)、第二PMOS管(M13)、第一NMOS管(M12)、第二NMOS管(M14)
和第一上...

【专利技术属性】
技术研发人员：杨文解，
申请(专利权)人：珠海格力电器股份有限公司，
类型：新型
国别省市：广东;44