一种偏差信号产生电路及多端口可配置PUF电路制造技术

本发明专利技术公开了一种偏差信号产生电路及多端口可配置PUF电路，通过第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第一电阻构成基准电流源，该基准电流源具有对电源电压波动和温度变化不敏感的特性，偏差信号产生电路通过共源共栅的形式复制基准电流源的电流到多路共源共栅电流镜的各个电流镜支路上，各个电流镜支路也对温度和电压不敏感，从而使得整个偏差信号产生电路具有高鲁棒性的特点；优点是采用该偏差信号产生电路的PUF电路的输出响应的唯一性、随机性以及可靠性较高，实验结果表明，该PUF电路具有良好的唯一性和随机性，且工作在不同温度(-40～125℃)和电压(1.02～1.32V)下的可靠性均大于97.4％。

【技术实现步骤摘要】

本专利技术涉及一种偏差信号产生电路，尤其是涉及一种偏差信号产生电路及多端口可配置PUF电路。
技术介绍
随着计算机技术和集成电路技术的飞速发展，信息安全与隐私越来越受到人们关注。物理不可克隆函数(PhysicalUnclonableFunction，PUF)电路，采用提取硬件纹理特性的方式，提供了一种增强信息安全的途径。这种技术最早由文献1(PAPPUR,RECHTR,TAYLORJ,etal.Physicalone-wayfunction[J].Science,2002,297(5589):2026–2030.)提出，它是集成电路领域的“DNA特征识别技术”。目前硅基PUF电路是最主要的一个研究方向，利用结构和参数相同的电路之间存在的微小工艺偏差(表现在电学特性上为时延、电压、电流偏差等)，产生具有唯一性、随机性和不可克隆性的响应。这些微小工艺偏差可分为两类：第1类为工艺参数偏差，包括掺杂浓度、氧化层厚度、扩散深度等，是由沉积和掺杂剂扩散的非均匀性导致；第2类为几何尺度偏差，主要包括晶体管宽度和长度偏差，是由光刻技术的精度决定。PUF电路输出相应的唯一性、随机性和不可克隆性这3大特性使得它在设备认证、密钥生成与存储，IP保护以及安全芯片防攻击等信息安全领域具有广阔的应用前景。物理不可克隆性是PUF电路的固有属性，因此在PUF电路设计过程中应着重考虑输出响应的唯一性、随机性以及可靠性，PUF电路偏差信号的大小及分布是决定这些属性的重要因素。传统的PUF电路，主要利用数字电路中MOSFET的工艺参数偏差和几何尺度偏差来设计偏差信号产生电路，如RO-PUF电路中的环形振荡器、SRAM-PUF电路中的交叉耦合反相器以及Arbiter-PUF电路中的延时单元等。电流镜是模拟电路中必不可少的部分，用于实现复制输入电流到输出支路，然而由于输入-输出电路之间的随机工艺偏差和系统误差，使得复制到输出支路上的电流会围绕输入电流大小产生偏差。鉴此，利用电流镜的随机工艺偏差来设计偏差信号产生电路，继而采用该偏差信号产生电路构建PUF电路，对提高PUF电路输出响应的唯一性、随机性以及可靠性具有重要意义。
技术实现思路
本专利技术所要解决的技术问题之一是提供一种可以提高PUF电路输出响应的唯一性、随机性以及可靠性的偏差信号产生电路。本专利技术解决上述技术问题之一所采用的技术方案为：一种偏差信号产生电路，包括基准电流源、分压电路、多路共源共栅电流镜和m个逻辑控制信号开关，m为大于等于2的整数；所述的基准电流源包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第一电阻，所述的分压电路包括第二电阻和第三电阻；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第四PMOS管的源极、所述的第一电阻的一端、所述的第二电阻的一端和所述的第三电阻的一端均接入电源，所述的第一电阻的另一端和所述的第三PMOS管的源极连接，所述的第一PMOS管的栅极、所述的第二PMOS管的栅极、所述的第三PMOS管的栅极、所述的第四PMOS管的栅极、所述的第一PMOS管的漏极和所述的第一NMOS管的漏极连接，所述的第二PMOS管的漏极、所述的第一NMOS管的栅极和所述的第二NMOS管的漏极连接，所述的第三PMOS管的漏极、所述的第二NMOS管的栅极、所述的第三NMOS管的栅极和所述的第三NMOS管的漏极连接，所述的第四PMOS管的漏极、所述的第四NMOS管的漏极和所述的第四NMOS管的栅极连接且其连接端为所述的基准电流源的第一输出端，所述的第四NMOS管的源极、所述的第五NMOS管的漏极和所述的第五NMOS管的栅极连接且其连接端为所述的基准电流源的第二输出端；所述的第一NMOS管的源极、所述的第二NMOS管的源极、所述的第三NMOS管的源极和所述的第五NMOS管的源极均接地；所述的多路共源共栅电流镜包括m个电路结构相同的电流镜支路，所述的电流镜支路包括第六NMOS管和第七NMOS管，所述的第六NMOS管的源极为所述的电流镜支路的输出端，所述的第六NMOS管的漏极和所述的第七NMOS管的漏极连接，所述的第七NMOS管的源极接地，所述的第六NMOS管的栅极为所述的电流镜支路的第一输入端，所述的第七NMOS管的栅极为所述的电流镜支路的第二输入端，m个所述的电流镜支路的第一输入端均和所述的基准电流源的第一输出端连接，m个所述的电流镜支路的第二输入端均和所述的基准电流源的第二输出端连接，第j个所述的电流镜支路的输出端和第j个所述的逻辑控制信号开关的第1脚连接，第j个所述的逻辑控制信号开关的输入信号控制端为所述的偏差信号产生电路的第j输入端，j＝1,2，…，m，m个所述的逻辑控制信号开关的第2脚和所述的第二电阻的另一端连接且其连接端为所述的偏差信号产生电路的第一输出端，m个所述的逻辑控制信号开关的第3脚和所述的第三电阻的另一端连接且其连接端为所述的偏差信号产生电路的第二输出端。所述的逻辑控制信号开关包括第八NMOS管和第九NMOS管，所述的第八NMOS管的栅极和所述的第九NMOS管的栅极连接且其连接端为所述的逻辑控制信号开关的输入信号控制端，所述的第八NMOS管的源极和所述的第九NMOS管的源极连接且其连接端为所述的逻辑控制信号开关的第1脚，所述的第八NMOS管的漏极为所述的逻辑控制信号开关的第2脚，所述的第九NMOS管的漏极为所述的逻辑控制信号开关的第3脚。与现有技术相比，本专利技术的偏差信号产生电路的优点在于通过第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第一电阻构成基准电流源，该基准电流源具有对电源电压波动和温度变化不敏感的特性，偏差信号产生电路通过共源共栅的形式复制基准电流源的电流到多路共源共栅电流镜的各个电流镜支路上，使得各个电流镜支路也具备对温度和电压不敏感的特性，从而使得整个偏差信号产生电路具有高鲁棒性的特点，由此应用于PUF电路时可以提高PUF电路输出响应的唯一性、随机性以及可靠性。本专利技术所要解决的技术问题之二是提供一种多端口可配置PUF电路，该PUF电路的输出响应具有较高的唯一性、随机性以及可靠性。本专利技术解决上述技术问题之二所采用的技术方案为：一种多端口可配置PUF电路，包括m位输入寄存器、偏差电压源、两个判决器阵列和N个异或门，所述的本文档来自技高网...

【技术保护点】
一种偏差信号产生电路，其特征在于包括基准电流源、分压电路、多路共源共栅电流镜和m个逻辑控制信号开关，m为大于等于2的整数；所述的逻辑控制信号开关具有输入信号控制端、第1脚、第2脚和第3脚；所述的基准电流源包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第一电阻，所述的分压电路包括第二电阻和第三电阻；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第四PMOS管的源极、所述的第一电阻的一端、所述的第二电阻的一端和所述的第三电阻的一端均接入电源，所述的第一电阻的另一端和所述的第三PMOS管的源极连接，所述的第一PMOS管的栅极、所述的第二PMOS管的栅极、所述的第三PMOS管的栅极、所述的第四PMOS管的栅极、所述的第一PMOS管的漏极和所述的第一NMOS管的漏极连接，所述的第二PMOS管的漏极、所述的第一NMOS管的栅极和所述的第二NMOS管的漏极连接，所述的第三PMOS管的漏极、所述的第二NMOS管的栅极、所述的第三NMOS管的栅极和所述的第三NMOS管的漏极连接，所述的第四PMOS管的漏极、所述的第四NMOS管的漏极和所述的第四NMOS管的栅极连接且其连接端为所述的基准电流源的第一输出端，所述的第四NMOS管的源极、所述的第五NMOS管的漏极和所述的第五NMOS管的栅极连接且其连接端为所述的基准电流源的第二输出端；所述的第一NMOS管的源极、所述的第二NMOS管的源极、所述的第三NMOS管的源极和所述的第五NMOS管的源极均接地；所述的多路共源共栅电流镜包括m个电路结构相同的电流镜支路，所述的电流镜支路包括第六NMOS管和第七NMOS管，所述的第六NMOS管的源极为所述的电流镜支路的输出端，所述的第六NMOS管的漏极和所述的第七NMOS管的漏极连接，所述的第七NMOS管的源极接地，所述的第六NMOS管的栅极为所述的电流镜支路的第一输入端，所述的第七NMOS管的栅极为所述的电流镜支路的第二输入端，m个所述的电流镜支路的第一输入端均和所述的基准电流源的第一输出端连接，m个所述的电流镜支路的第二输入端均和所述的基准电流源的第二输出端连接，第j个所述的电流镜支路的输出端和第j个所述的逻辑控制信号开关的第1脚连接，第j个所述的逻辑控制信号开关的输入信号控制端为所述的偏差信号产生电路的第j输入端，j＝1,2，…，m，m个所述的逻辑控制信号开关的第2脚和所述的第二电阻的另一端连接且其连接端为所述的偏差信号产生电路的第一输出端，m个所述的逻辑控制信号开关的第3脚和所述的第三电阻的另一端连接且其连接端为所述的偏差信号产生电路的第二输出端。...

【技术特征摘要】
1.一种偏差信号产生电路，其特征在于包括基准电流源、分压电路、多路共源共栅
电流镜和m个逻辑控制信号开关，m为大于等于2的整数；所述的逻辑控制信号开关
具有输入信号控制端、第1脚、第2脚和第3脚；
所述的基准电流源包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS
管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管
和第一电阻，所述的分压电路包括第二电阻和第三电阻；所述的第一PMOS管的源极、
所述的第二PMOS管的源极、所述的第四PMOS管的源极、所述的第一电阻的一端、
所述的第二电阻的一端和所述的第三电阻的一端均接入电源，所述的第一电阻的另一端
和所述的第三PMOS管的源极连接，所述的第一PMOS管的栅极、所述的第二PMOS
管的栅极、所述的第三PMOS管的栅极、所述的第四PMOS管的栅极、所述的第一PMOS
管的漏极和所述的第一NMOS管的漏极连接，所述的第二PMOS管的漏极、所述的第
一NMOS管的栅极和所述的第二NMOS管的漏极连接，所述的第三PMOS管的漏极、
所述的第二NMOS管的栅极、所述的第三NMOS管的栅极和所述的第三NMOS管的漏
极连接，所述的第四PMOS管的漏极、所述的第四NMOS管的漏极和所述的第四NMOS
管的栅极连接且其连接端为所述的基准电流源的第一输出端，所述的第四NMOS管的
源极、所述的第五NMOS管的漏极和所述的第五NMOS管的栅极连接且其连接端为所
述的基准电流源的第二输出端；所述的第一NMOS管的源极、所述的第二NMOS管的
源极、所述的第三NMOS管的源极和所述的第五NMOS管的源极均接地；所述的多路
共源共栅电流镜包括m个电路结构相同的电流镜支路，所述的电流镜支路包括第六
NMOS管和第七NMOS管，所述的第六NMOS管的源极为所述的电流镜支路的输出端，
所述的第六NMOS管的漏极和所述的第七NMOS管的漏极连接，所述的第七NMOS管
的源极接地，所述的第六NMOS管的栅极为所述的电流镜支路的第一输入端，所述的
第七NMOS管的栅极为所述的电流镜支路的第二输入端，m个所述的电流镜支路的第
一输入端均和所述的基准电流源的第一输出端连接，m个所述的电流镜支路的第二输入
端均和所述的基准电流源的第二输出端连接，
第j个所述的电流镜支路的输出端和第j个所述的逻辑控制信号开关的第1脚连
接，第j个所述的逻辑控制信号开关的输入信号控制端为所述的偏差信号产生电路的第

\tj输入端，j＝1,2，…，m，m个所述的逻辑控制信号开关的第2脚和所述的第二电阻的
另一端连接且其连接端为所述的偏差信号产生电路的第一输出端，m个所述的逻辑控制
信号开关的第3脚和所述的第三电阻的另一端连接且其连接端为所述的偏差信号产生电
路的第二输出端。
2.根据权利要求1所述的一种偏差信号产生电路，其特征在于所述的逻辑控制信
号开关包括第八NMOS管和第九NMOS管，所述的第八NMOS管的栅极和所述的第九
NMOS管的栅极连接且其连接端为所述的逻辑控制信号开关的输入信号控制端，所述的
第八NMOS管的源极和所述的第九NMOS管的源极连接且其连接端为所述的逻辑控制
信号开关的第1脚，所述的第八NMOS管的漏极为所述的逻辑控制信号开关的第2脚，
所述的第九NMOS管的漏极为所述的逻辑控制信号开关的第3脚。
3.一种多端口可配置PUF电路，其特征在于包括m位输入寄存器、偏差电压源、
两个判决器阵列和N个异或门，所述的偏差电压源包括n位偏差信号产生电路，所述的
异或门具有第一输入端、第二输入端和输出端，每个所述的判决器阵列均包括N个判决
器，所述的判决器具有第一输入端、第二输入端和输出端，两个判决器阵列分别为第一
判决器阵列和第二判决器阵列，m为大于等于2的整数，n为大于等于2的整数，N＝n
(n-1)/2；
所述的偏差信号产生电路包括基准电流源、分压电路、多路共源共栅电流镜和m
个逻辑控制信号开关，m为大于等于2的整数；所述的基准电流源包括第一PMOS管、
第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第
三NMOS管、第四NMOS管、第五NMOS管和第一电阻，所述的分压电路包括第二电
阻和第三电阻；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第
四PMOS管的源极、所述的第一电阻的一端、所述的第二电阻的一端和所述的第三电阻
的一端均接入电源，所述的第一电阻的另一端和所述的第三PMOS管的源极连接，所述
的第一PMOS管的栅极、所述的第二PMOS管的栅极、所述的第三PMOS管的栅极、
所述的第四PMOS管的栅极、所述的第一PMOS管的漏极和所述的第一NMOS管的漏
极连接，所述的第二PMOS管的漏极、所述的第一NMOS管的栅极和所述的第二NMOS
管的漏极连接，所述的第三PMOS管的漏极、所述的第二NMOS管的栅极、所述的第
三NMOS管的栅极和所述的第三NMOS管的漏极连接，所述的第四PMOS管的漏极、
所述的第四NMOS管的漏极和所述的第四NMOS管的栅极连接且其连接端为所述的基

\t准电流源的第一输出端，所述的第四NMOS管的源极、所述的第五NMOS管的漏极和
所述的第五NMOS管的栅极连接且其连接端为所述的基准电流源的第二输出端；所述
的第一NMOS管的源极、所述的第二NMOS管的源极、所述的第三NMOS管的源极和
所述的第五NMOS管的源极均接地；所述的多路共源共栅电流镜包括m个电路结构...

【专利技术属性】
技术研发人员：李刚，汪鹏君，张跃军，丁代鲁，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江;33