公开了用于在置换栅极工艺(例如，用于晶体管沟道应用)期间对半导体衬底上的鳍状物的沟道区进行雕刻和包覆的技术。当在去除置换栅极工艺中所使用的虚设栅极之后重新暴露鳍状物的沟道区时执行雕刻和包覆。雕刻包括在鳍状物的重新暴露的沟道区上执行修整蚀刻以使得鳍状物的宽度变窄(例如，变窄2‑6nm)。可以包括锗(Ge)或硅锗(SiGe)的包覆层随后可以沉积在经修整的鳍状物上，从而留下鳍状物的源极/漏极区未受影响。可以在原位或者在没有空气阻断的情况下执行雕刻和包覆以提高经修整的鳍状物的质量(例如，与非原位工艺相比)。
【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
衬底上的电路器件(包括晶体管、二极管、电阻器、电容器、以及形成在半导体衬底上的其它无源和有源电子器件)的提高的性能和产量典型地是在这些器件的设计、制造、和操作期间所考虑的主要因素。例如，在金属-氧化物-半导体(MOS)晶体管半导体器件的设计和制造或形成(例如，在互补型金属-氧化物-半导体(CMOS)器件中所使用的那些)期间，常常期望增加n型MOS器件(n-MOS)沟道中的电子(载流子)的移动，并且增加p型MOS器件(p-MOS)沟道中的正电荷空穴(载流子)的移动。鳍式晶体管构造包括围绕半导体材料的薄带(通常被称为鳍状物)构建的晶体管。晶体管包括标准场效应晶体管(FET)节点，包括栅极、栅极电介质、源极区、以及漏极区。器件的导电沟道有效地存在于鳍状物的外侧上、栅极电介质的下方。具体来说，电流沿着鳍状物的两个侧壁(大体上垂直于衬底表面的侧)/在鳍状物的两个侧壁内以及沿着鳍状物的顶部(大体上平行于衬底表面的侧)流动。由于这样的构造的导电沟道实质上沿着鳍状物的三个不同的外部、平面区域存在，所以这样的构造已经被称为finFET和三栅极晶体管。还可以使用其它类型的鳍式构造(例如，所谓的双栅极finFET)，其中，导电沟道主要仅沿着鳍状物的两个侧壁(例如，不沿着鳍状物的顶部)存在。附图说明图1示出了根据本公开内容的一个或多个实施例的包括对鳍状物的沟道区进行雕刻和包覆的形成(多个)鳍式晶体管器件的方法。图2例示了根据实施例的在执行沟槽蚀刻以在衬底中形成鳍状物之后的半导体衬底的透视图。图3例示了根据实施例的在沟槽中沉积氧化物材料并且蚀刻沟槽氧化物材料以使其凹陷到鳍状物的水平面下方之后的图2的结构的透视图。图4例示了根据实施例的在鳍状物上形成虚设栅极之后的包括相同虚设栅极的图3的结构的透视图。图5例示了根据实施例的在沉积绝缘层并且将绝缘层抛光到虚设栅极的顶部之后的包括相同绝缘层的图4的结构的透视图。图6A例示了根据实施例的在去除虚设栅极以重新暴露鳍状物的沟道区之后的图5的结构的透视图。图6B例示了图6A中所示出的结构的顶部平面视图。图6C例示了垂直于鳍状物并且跨图6A中所示出的结构的沟道区而截取的前部截面视图。图7从图6C继续并且例示了根据实施例的在执行对鳍状物的沟道区的修整蚀刻以在沟道区中实现经修整的鳍状物之后所产生的结构；图6C和图7也可以被视为根据实施例的在相同的两个鳍状物的后修整蚀刻的不同位置处所截取的截面。图8从图7继续并且例示了根据实施例的在经修整的鳍状物上的沟道区中沉积包覆层之后所产生的结构。图9例示了根据一个或多个实施例的在进行额外的处理以形成半导体器件之后的图8的结构的透视图。图9’示出了图9中所示出的结构的沟道区中的包覆的经修整的鳍状物的放大视图。图10例示了利用根据本公开内容的一个或多个实施例配置的一个或多个半导体器件(例如，晶体管)而实现的计算系统。具体实施方式公开了用于在置换栅极工艺(例如，用于晶体管沟道应用)期间对半导体衬底上的鳍状物的沟道区进行雕刻和包覆的技术。当在去除置换栅极工艺中所使用的虚设栅极之后重新暴露鳍状物的沟道区时执行雕刻和包覆。在一些实施例中，雕刻包括在鳍状物的重新暴露的沟道区上执行修整蚀刻以使得鳍状物的宽度变窄(例如，变窄2-6nm)。修整蚀刻可以包括例如低离子能量等离子体处理或热处理。在一些实施例中，可以包括锗(Ge)或硅锗(SiGe)的包覆层随后可以沉积在经修整的鳍状物上，从而留下鳍状物的源极/漏极区未受影响。可以在原位或者在没有空气阻断的情况下执行雕刻和包覆以提高经修整的鳍状物的质量(例如，与非原位工艺相比)。在一些情况下，包覆的鳍状物可以具有小于20nm的宽度。鉴于本公开内容，许多构造和变型将显而易见。总体概述存在与制造基于鳍状物的晶体管相关联的多个重要的问题。在位于硅(Si)鳍状物上的包含锗(Ge)的包覆层的背景下(例如，对于制造包含SiGe合金和Ge的包覆的沟道晶体管)，在一些情况下，期望使Si鳍状物层的宽度尽可能地最小化。Si鳍状物可以为要沉积在其上或从其上生长(例如，外延地生长)的包覆层提供模板(例如，芯)。包覆层的质量可以取决于被用作为用于生长的初始模板的Si鳍状物芯的质量。在一些情况下，使总的鳍状物宽度(Si芯加上任何包覆层)最小化以提高晶体管性能可能是有利的。因此，并且根据本公开内容的一个或多个实施例，提供了用于在针对半导体器件应用(例如，针对晶体管沟道应用)的置换栅极工艺期间对衬底上的鳍状物的沟道区进行雕刻和包覆的技术。例如，当在去除置换栅极工艺中所使用的虚设栅极之后重新暴露沟道区时，可以执行雕刻和包覆。在一些实施例中，对鳍状物的沟道区进行雕刻包括执行修整蚀刻以使该区域中的鳍状物的宽度变窄。修整蚀刻可以包括例如：低离子能量等离子体处理(例如，使用基于Cl的化学品)或热处理(例如，使用HCl或Cl2)。随后可以通过在经修整的鳍状物上选择性地沉积包覆层来包覆经修整的鳍状物。在一些实施例中，在外延沉积工具组(或外延反应器)内部或原位执行修整蚀刻和包覆。如本文中所使用的术语“原位”通常包括将工件(例如，衬底和鳍状物)保持或维持在真空密封的环境或系统内，从而即使工件被重新安置到环境或系统内的不同区域/室内，也使工件不暴露于空气。典型地在外延沉积工具组外部(非原位)所执行的鳍状物宽度修整蚀刻可以依赖于干法蚀刻，所述干法蚀刻可能涉及高能量离子轰击、氧化、以及蚀刻残余物，这些可能都对随后沉积的层(例如，随后沉积的包覆层)的质量有损害。为此，如本文中各处所描述的原位执行修整蚀刻可以提高随后的包覆层的沉积的经修整的鳍状物的质量。例如，使用先前所描述的低离子能量等离子体处理或热处理将不会经由高能离子轰击、氧化、或通过留下可能破坏包覆层的沉积的蚀刻残余物而损害鳍状物。包覆材料可以包括Ge，并且在一些情况下可以是SiGe，虽然根据应用(例如，n-MOS、p-MOS)并且如鉴于本公开内容将显而易见的，可以使用其它适当的包覆材料。鳍状物的包覆的经修整的沟道区随后可以用于针对半导体器件(例如，针对晶体管器件(例如，p-MOS、n-MOS、或CMOS鳍式晶体管器件))的沟道应用。因为在置换栅极工艺期间执行雕刻和包覆，所以当仅暴露鳍状物的沟道区时，鳍状物的源极和漏极区不受影响。在一些实施例中，执行鳍状物修整蚀刻以形成较窄的鳍状物宽度，包覆层可以沉积在所述较窄的鳍状物宽度上。减小沟道区中的鳍状物宽度可以使其更容易地通过施加栅极偏置来使沟道电反相并且在栅极未偏置时减少载流子漏电。要指出，鳍状物在修整蚀刻之前的沟道区具有初始/第一宽度(W1)(例如，大于20或30nm)，并且在修整蚀刻之后，鳍状物具有第二宽度(W2)(例如，15、10、或5nm)。还要指出，通过从较宽的鳍状物开始并且正好在沉积包覆层之前将鳍状物的沟道区修整到期望的尺寸会暴露新的鳍状物材料以给予外延沉积工艺更好的机会来沉积无缺陷的层或与以其它的方式沉积的层相比至少较干净的层。在一些实施例中，修整蚀刻使得鳍状物的沟道区变窄2-6nm。在一些情况下，还要指出，鳍状物的仅一部分可以变薄，例如其中初始形成的鳍状物是锥形的(例如，其中顶部比基底细)的情况。在这样的情况下，修整蚀刻可以用于使鳍状物成形为直的(本文档来自技高网...
【技术保护点】
一种半导体器件，包括：一个或多个鳍状物，所述一个或多个鳍状物形成在衬底上并且由所述衬底形成，每个鳍状物都具有源极区和漏极区以及沟道区，其中，每个鳍状物都具有在所述源极区和所述漏极区中的第一宽度(W1)以及在所述沟道区中的第二宽度(W2)，并且其中，W2小于W1；以及包覆层，所述包覆层沉积在所述一个或多个鳍状物的所述沟道区上，其中，每个鳍状物的包覆沟道区具有第三宽度(W3)。
【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，包括：一个或多个鳍状物，所述一个或多个鳍状物形成在衬底上并且由所述衬底形成，每个鳍状物都具有源极区和漏极区以及沟道区，其中，每个鳍状物都具有在所述源极区和所述漏极区中的第一宽度(W1)以及在所述沟道区中的第二宽度(W2)，并且其中，W2小于W1；以及包覆层，所述包覆层沉积在所述一个或多个鳍状物的所述沟道区上，其中，每个鳍状物的包覆沟道区具有第三宽度(W3)。2.根据权利要求1所述的器件，其中，所述衬底的材料包括硅(Si)。3.根据权利要求1所述的器件，其中，所述包覆层的材料包括锗(Ge)或硅锗(SiGe)。4.根据权利要求1所述的器件，其中，所述一个或多个鳍状物的所述源极区和所述漏极区没有所述包覆层。5.根据权利要求1所述的器件，其中，W1大于15nm并且W2为15nm或更小。6.根据权利要求1所述的器件，其中，W1比W2大2nm到6nm之间。7.根据权利要求1所述的器件，其中，W2为至少5nm。8.根据权利要求1所述的器件，其中，W3小于20nm。9.根据权利要求1所述的器件，其中，所述半导体器件为p-MOS晶体管器件、n-MOS晶体管器件、或CMOS晶体管器件。10.一种集成电路，所述集成电路包括根据权利要求1-9中的任一项所述的器件。11.一种移动计算系统，所述移动计算系统包括根据权利要求1-9中的任一项所述的器件。12.一种形成半导体器件的方法，所述方法包括：执行沟槽蚀刻以在衬底中形成一个或多个鳍状物和沟槽，其中，每个鳍状物都具有第一宽度(W1)；在所述沟槽中沉积绝缘体材料；在每个鳍状物的沟道区上形成虚设栅极；在每个鳍状物和所述虚设栅极的形貌之上沉积额外的绝缘体材料；去除所述虚设栅极以重新暴露所述鳍状物的所述沟道区；在所述鳍状物的重新暴露的沟道区上执行修整蚀刻，其中，每个鳍状物的经修整的沟道区都具有第二宽度(W2)，并且其中，W2小于W1；以及在所述鳍状物的经修整的沟道区上沉积包覆层，其中，所述鳍状物的包覆沟道区具有第三宽度(...
【专利技术属性】
技术研发人员：G·A·格拉斯，A·S·默西，D·B·奥贝蒂内，S·M·乔希，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。