本发明专利技术公开一种整合型电容感应模块及其相关系统，该整合型电容感应模块包括：硅基板、第一层间介电层、第二层间介电层、第三层间介电层、多个电连接层、屏蔽层、下感应电极层、上感应电极层、保护镀膜层。内嵌式存储器与感应电路形成于该硅基板内。第一层间介电层覆盖于该硅基板。该些电连接层堆叠于第一层间介电层上。屏蔽层形成于该些电连接层上。第二层间介电层覆盖于屏蔽层。下感应电极层形成于第二层间介电层上。第三层间介电层覆盖于该下感应电极层。上感应电极层形成于第三层间介电层上。保护镀膜层覆盖上感应电极层。
【技术实现步骤摘要】
本专利技术涉及一种电容感应器(capacitance sensor)，且特别是涉及一种整合型电容感应模块(integrated capacitance sensing module)及其相关系统。
技术介绍
最近几年，高级的电子产品中，例如笔记型电脑、平板电脑、智能型手机，已经加入指纹辨识系统(finger print recognit1n system)，用以保护电子产品中的数据安全。再者，指纹辨识系统更逐渐地扩及各式的应用。举例来说，车辆或者住宅的门锁指纹辨识系统。因此，指纹辨识系统的用途将会越来越广泛。请参照图1，其所绘示为指纹辨识系统示意图。指纹辨识系统100在电路板110上配置电容感应器102、存储器104、处理电路106、与输出入界面电路108。其中，处理电路106连接至电容感应器102、存储器104、与输出入界面电路(input/output interfacecircuit)108。基本上，电容感应器102的感测区域122上布局(layout)多个电容器。在数据建立模式时，使用者将手指120接触于电容感应器102的感测区域122，而电容感应器102中的感应电路(sensing circuit、未绘示)会根据感测区域122的电场变化而得知电容感应器102上多个电容器的电容值变化，进一步获得手指120的生物特征数据，或称为扫描数据。接着，处理电路106定义该扫描数据为使用者扫描数据并存储至存储器104中。基本上，存储器104为一非挥发性存储器(nonvolatile memory)，可长时间的保存使用者扫描数据而不会消失。再者，在数据辨识模式时，使用者可将手指120接触于电容感应器102的感测区域122，使得感应电路(未绘示)获得手指120的第一扫描数据。再者，处理电路106会比较第一扫描数据与存储器104中存储的使用者扫描数据。当处理电路106确认数据相符时，则处理电路106控制输出入界面电路108输出一确认信号。反之，当处理电路106确认数据不相符时，贝1J处理电路106控制输出入界面电路108输出一未确认信号。举例来说，假设指纹辨识系统100为门锁指纹辨识系统，则电子锁接收到确认信号后，即可解除锁定状态而开启大门；反之，当电子锁接收到未确认信号后，则维持在锁定状态而无法开启大门。由于指纹辨识系统100中各个电子元件的制作工艺都不相同。所以指纹辨识系统100的制造厂商需要各别购买电容感应器102、存储器104、处理电路106、与输出入界面电路108。再者，在电路板110上设计布局线路(layout trace)并固定上述的电子元件于电路板110后，将使得这些电路元件之间能够彼此电连接并正常运作。
技术实现思路
本专利技术的主要目的在于提出一种整合型电容感应模块及其相关系统。利用半导体的逻辑电路制作工艺(logic circuit process)，又称CMOS制作工艺，至少将电容感应器与存储器同时制作于相同的基板上，成为整合型电容感应模块。为达上述目的，本专利技术提供一种整合型电容感应模块，包括:一硅基板，该硅基板内同时形成一内嵌式存储器与一感应电路；一第一层间介电层，覆盖于该娃基板；多个电连接层，堆叠于该第一层间介电层上；一屏蔽层，形成于该些电连接层上；一第二层间介电层，覆盖于该屏蔽层；一下感应电极层，形成于该第二层间介电层上；一第三层间介电层，覆盖于该下感应电极层；一上感应电极层，形成于该第三层间介电层上；以及一保护镀膜层，覆盖上感应电极层；其中，该上感应电极层与该下感应电极层经由该些电连接层，电连接至该感应电路。本专利技术还提供一种系统，包括:一整合型电容感应模块，包括一内嵌式存储器与一电容感应器，整合于一硅基板上；以及一处理电路，电连接至该整合型电容感应模块，其中，该处理电路控制该电容感应器产生一使用者扫描数据，并存储于该内嵌式存储器中。为了对本专利技术的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附的附图，作详细说明如下:【附图说明】图1为指纹辨识系统示意图；图2A至图2C为一次编程非挥发性存储器及其等效电路图；图3A至图3D为多次编程非挥发性存储器及其等效电路图；图4A至图4C为另一种一次编程非挥发性存储器及其等效电路图；图5A至图5E为本专利技术整合型电容感应模块的制作流程示意图；图6为利用本专利技术整合型电容感应模块所形成的系统的运作示意图。符号说明21:p型源极掺杂区域22:p型漏极掺杂区域23:p型第二掺杂区域24:选择栅极26:浮动栅极31、32、33:p 型掺杂区域34:选择栅极35:抹除栅区域36:浮动栅极38:n型掺杂区域39:隔离结构100:指纹辨识系统102:电容感应模块104:存储器106:处理电路108:输出入界面电路110:电路板120:手指122:感测区域410:P 型阱区411、421:栅极氧化层412、422、432:多晶硅栅极441、442:N 型扩散区451、452、453、454:接触点510:娃基板512:降噪电路514:内嵌式存储器516:感应电路520:第一层间介电层521?52m:电连接层521a ?52ma:金属层521b?52mb:金属层间介电层530:屏蔽层532:第二层间介电层533:第三层间介电层541:下感应电极层542:上感应电极层545:保护镀膜层602:电容感应模块606:处理电路608:输出入界面电路610:电路板620:手指622:感测区域【具体实施方式】众所周知，非挥发性存储器是由浮动栅晶体管(floating gate transistor)所组成。而制作浮动栅晶体管的过程中，需要在栅极结构制作二个栅极，亦即浮动栅极(floating gate)与控制栅极(control gate)。因此，传统结构的浮动栅极晶体管并无法相容于现今半导体的逻辑电路制作工艺(logic circuit process)。本专利技术提出一种相容于半导体的逻辑电路制作工艺的单多晶硅浮动栅晶体管(singlepoly floating gate transistor)，并由该单多晶娃浮动栅晶体管组成非挥发性存储器。再者，根据单多晶硅浮动栅晶体管的结构差异，更可将非挥发性存储器区分为一次编程(one time programming，简称OTP)非挥发性存储器或者多次编程(mult1-timesprogramming，简称MTP)非挥发性存储器。以下详细说明之。请参照图2A至图2C，其所绘示为一次编程非挥发性存储器及其等效电路图。其中，图2A为剖视图；图2B为上视图；图2C为等效电路图。—次编程非挥发性存储器包括二个串接(serially connected)的P型晶体管。第一P型晶体管作为选择晶体管(select transistor)，其选择栅极(select gate) 24可作为字线(word line)，并连接至一选择栅极电压(select gate voltage，VSG)，p型源极掺杂区域(P type source doped reg1n) 21 连接至源极线电压(source line voltage，VSL)。再者，P型漏极掺杂区域22可视为第一 p型晶体管的p型漏极掺杂区域(p type drain do本文档来自技高网...
【技术保护点】
一种整合型电容感应模块，包括：硅基板，该硅基板内同时形成一内嵌式存储器与一生物特征感测电路；第一层间介电层，覆盖于该硅基板；多个电连接层，堆叠于该第一层间介电层上；屏蔽层，形成于该些电连接层上；第二层间介电层，覆盖于该屏蔽层；下感应电极层，形成于该第二层间介电层上；第三层间介电层，覆盖于该下感应电极层；上感应电极层，形成于该第三层间介电层上；以及保护镀膜层，覆盖上感应电极层；其中，该上感应电极层与该下感应电极层经由该些电连接层，电连接至该生物特征感测电路。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：陈纬仁，李文豪，柳星舟，杨青松，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。