一种双接触孔刻蚀停止层的制作方法技术

本发明专利技术公开了一种双接触孔刻蚀停止层的制作方法，通过在MOS器件作为接触孔刻蚀停止层的高张应力氮化硅层上，以由氮化硅层和氧化硅层交替组成的多层叠层作为PMOS区域的紫外光阻挡层，对PMOS、NMOS区域的高张应力氮化硅层进行选择性的紫外光固化处理，得到在PMOS区域上覆盖张应力相对较低的高张应力氮化硅层，而在NMOS区域上覆盖张应力相对较高的高张应力氮化硅层，实现在PMOS、NMOS区域具有不同高张应力的氮化硅双接触孔刻蚀停止层，既避免了单步高张应力氮化硅沉积对PMOS器件空穴迁移率的消极影响，又避免了两步氮化硅沉积形成双接触孔刻蚀停止层工艺的复杂性，实现用较低的成本提升了器件的电性能。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了，通过在MOS器件作为接触孔刻蚀停止层的高张应力氮化硅层上，以由氮化硅层和氧化硅层交替组成的多层叠层作为PMOS区域的紫外光阻挡层，对PMOS、NMOS区域的高张应力氮化硅层进行选择性的紫外光固化处理，得到在PMOS区域上覆盖张应力相对较低的高张应力氮化硅层，而在NMOS区域上覆盖张应力相对较高的高张应力氮化硅层，实现在PMOS、NMOS区域具有不同高张应力的氮化硅双接触孔刻蚀停止层，既避免了单步高张应力氮化硅沉积对PMOS器件空穴迁移率的消极影响，又避免了两步氮化硅沉积形成双接触孔刻蚀停止层工艺的复杂性，实现用较低的成本提升了器件的电性能。【专利说明】
本专利技术涉及半导体集成电路制造
，更具体地，涉及一种基于应变硅技术的双接触孔刻蚀停止层的制作方法。
技术介绍
随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，很多新的方法被运用到器件制造工艺中，用以改善器件性能。高应力氮化硅薄膜由于能够有效提高MOS管载流子迁移率，进而提高器件运行速度，因此被引入到集成电路制造工艺中。PMOS沟道方向上的压应力能提高PMOS器件中空穴迁移率，而NMOS沟道方向上的张应力能提高NMOS器件中电子迁移率。 请参阅图1，图1是现有的在MOS器件上形成高应力氮化硅薄膜接触孔刻蚀停止层的器件结构示意图。如图所示，在MOS器件I上形成有高应力氮化硅薄膜2作为接触孔刻蚀停止层。从器件的性能上讲，PMOS器件上需要压应力高的氮化硅接触孔刻蚀停止层，而NMOS器件上需要张应力高的氮化硅接触孔刻蚀停止层。这就要求应用Dual CESL工艺(双接触孔刻蚀停止层工艺)。 传统的Dual CESL工艺需要进行两步氮化硅沉积，其主要流程为高张应力氮化硅沉积(包括紫外光固化工艺)一氧化硅掩膜层沉积一光刻一去除PMOS区域的高张应力氮化硅层一高压应力氮化硅沉积一光刻一去除NMOS区域的高压应力氮化硅层。由于在传统的Dual CESL工艺中需要进行两步光刻，以去除PMOS区域的高张应力氮化硅和NMOS区域的高压应力氮化硅，因此，该工艺极大地增加了工艺成本以及工艺复杂性。所以，目前广泛采用的还是Single CESL工艺，即采用单步氮化硅沉积工艺形成CESL层(接触孔刻蚀停止层)。一般而言，由于NMOS器件中的电子迁移率指标显得更关键，所以，一般的Single CESL工艺就是在PMOS区域和NMOS区域同时采用高张应力氮化硅形成接触孔刻蚀停止层。 高张应力氮化娃薄膜(High Tensile Stress SiN)是在PECVD(等离子体增强化学气相沉积系统)中沉积得到的，反应物为硅烷(SiH4)和氨气(NH3),需要利用射频激发等离子体维持反应的进行。由于这种方法形成的氮化硅薄膜中含有大量的H(氢原子)，其结构疏松，以致应力达不到要求，只有约0.7Gpa。所以，接下来还需要对薄膜进行UV cure (紫外光固化)，利用紫外光破坏薄膜中的氢键，使氢原子形成氢气析出，而留下的悬挂键S1-与N-能形成S1-N键。这样，氮化硅薄膜的空间网络结构发生变化，从而可形成应力满足要求的高张应力氮化硅薄膜。目前，通过PECVD沉积得到的张应力氮化硅薄膜的应力极限为1.7Gpa左右(经紫外光固化之后)，能够显著提高NMOS的性能。所以，通常以这种氮化硅薄膜作为接触孔刻蚀阻挡层，其厚度一般为300?600A。 但是，采用Single CESL工艺在PMOS区域和NMOS区域同时形成了高张应力氮化硅接触孔刻蚀停止层，而高张应力氮化硅的存在对PMOS器件的电性能是有不利影响的，故Single CESL工艺毕竟是以牺牲PMOS器件中的空穴迁移率为代价的一种折中方法。因此，如何避免单步高张应力氮化硅沉积对PMOS器件的消极影响，以及避免两步氮化硅沉积形成双接触孔刻蚀停止层工艺的复杂性，成为当前业界的一个重要课题。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，提供，通过在MOS器件上沉积高张应力氮化硅层作为接触孔刻蚀停止层、沉积非晶碳层作为高张应力氮化硅层的保护层，并以由氮化硅层和氧化硅层交替组成的多层叠层作为MOS器件PMOS区域的紫外光阻挡层，对MOS器件PM0S、NM0S区域的高张应力氮化硅层进行选择性的紫外光固化处理，实现在PMOS、NMOS区域具有不同张应力的高张应力氮化硅双接触孔刻蚀停止层，可以避免单步高张应力氮化硅沉积对PMOS器件空穴迁移率的消极影响，又可避免两步氮化硅沉积形成双接触孔刻蚀停止层工艺的复杂性。 为实现上述目的，本专利技术的技术方案如下: ，包括以下步骤: 步骤一:提供一MOS器件，在所述MOS器件上沉积一层高张应力氮化硅层作为接触孔刻蚀停止层； 步骤二:在所述高张应力氮化硅层上沉积一层非晶碳层作为所述高张应力氮化硅层的保护层； 步骤三:在所述非晶碳层上依次交替沉积氮化硅层、氧化硅层，形成由所述氮化硅层和所述氧化硅层组成的多层叠层，作为紫外光阻挡层； 步骤四:将所述MOS器件NMOS区域的所述叠层去除； 步骤五:对所述高张应力氮化硅层进行紫外光固化处理； 步骤六:将所述MOS器件PMOS区域的所述叠层去除，然后，去除所述非晶碳层，以在所述MOS器件上形成具有不同高张应力的氮化硅双接触孔刻蚀停止层。 在上述技术方案中，由于PMOS区域在紫外光固化的过程中依然保留着由氮化硅层和氧化硅层交替组成的多层叠层，而此多层叠层可通过具有不同折射率的空气、氮化硅层和氧化硅层的介质界面，对紫外光进行反射，使紫外光在通过多层叠层、非晶碳层到达下面的高张应力氮化硅层的过程中光强逐步衰减。氮化硅层和氧化硅层交替沉积的重复次数，决定了最终到达高张应力氮化硅层的紫外光的强度。所以，在经过紫外光固化后，PMOS区域的高张应力氮化硅层的张应力的提高程度将受到明显影响。这种相对较低的张应力状态明显降低了对PMOS器件电性能的不利影响。而对于NMOS区域的高张应力氮化硅层，因由氮化硅层和氧化硅层交替组成的多层叠层已被去除，所以其紫外光固化过程不会受到影响，在紫外光固化工艺之后，该区域的高张应力氮化硅层将可以达到1.7Gpa左右的极限张应力，能够显著提高NMOS器件中的电子迁移率。 本专利技术通过将由氮化硅层和氧化硅层交替组成的多层叠层作为PMOS区域的紫外光阻挡层，对PMOS、NMOS区域的高张应力氮化硅层进行选择性的紫外光固化过程，实现在PM0S.NM0S区域具有不同高张应力的氮化硅双接触孔刻蚀停止层，即可在PMOS区域上覆盖张应力相对较低的高张应力氮化硅层,在NMOS区域上覆盖张应力相对较高的高张应力氮化硅层。因此，本专利技术可以避免单步高张应力氮化硅沉积对PMOS器件的消极影响，又可避免两步氮化硅沉积形成双接触孔刻蚀停止层工艺的复杂性。而且，本专利技术的工艺方法相对传统的双接触孔刻蚀停止层工艺要更简单，成本更低。 优选的，步骤一中，所述高张应力氮化硅层的沉积厚度为300?1000A。 优选的，步骤二中，所述非晶碳层的沉积厚度为1000?5000A。 优选的，步骤三中，所述叠层中的所述氮化硅层的层数为3层及以上，所述氧化硅层的层数为2层及以上。 优选的，步骤三中，本文档来自技高网...

【技术保护点】
一种双接触孔刻蚀停止层的制作方法，其特征在于，包括以下步骤：步骤一：提供一MOS器件，在所述MOS器件上沉积一层高张应力氮化硅层作为接触孔刻蚀停止层；步骤二：在所述高张应力氮化硅层上沉积一层非晶碳层作为所述高张应力氮化硅层的保护层；步骤三：在所述非晶碳层上依次交替沉积氮化硅层、氧化硅层，形成由所述氮化硅层和所述氧化硅层组成的多层叠层，作为紫外光阻挡层；步骤四：将所述MOS器件NMOS区域的所述叠层去除；步骤五：对所述高张应力氮化硅层进行紫外光固化处理；步骤六：将所述MOS器件PMOS区域的所述叠层去除，然后，去除所述非晶碳层，以在所述MOS器件上形成具有不同高张应力的氮化硅双接触孔刻蚀停止层。

【技术特征摘要】

【专利技术属性】
技术研发人员：雷通，周海锋，方精训，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31