旺宏电子股份有限公司专利技术

旺宏电子股份有限公司共有2381项专利

  • 一种半导体元件,其包括基底、第一掺杂区、第二掺杂区、隔离结构与栅极结构。基底包括第一区及与第一区相连的第二区。第一掺杂区具有第一导电型,位于基底中且包括第一螺旋状区域及块状区域。第二掺杂区具有第一导电型,位于基底中且包括第二螺旋状区域及...
  • 本发明公开了一种具隔离拟置图案的三维半导体元件。其中,三维半导体元件包括:一衬底,具有一第一区域和一第二区域,且第二区域邻近并围绕第一区域,其中一阵列图案形成于第一区域(有源区域);一叠层结构,具有多层叠置于衬底上,所述多层包括有源层(...
  • 本发明公开了一种半导体元件及其关键尺寸的定义方法。其中,该半导体元件包括:半导体衬底、电路单元以及一个对位标记(align mark)。电路单元位于半导体衬底上。对位标记位于半导体衬底之中,包括第一部分以及第二部分,分别邻接于电路单元的...
  • 本发明公开了一种三维叠层半导体装置及其制造方法。此方法包括:使用N个刻蚀掩模的组合以于接触区域中的这些导电层和这些绝缘层中产生出O种不同的移除层数,以形成多个着陆区域(landing area)于接触区域中的这些导电层上,这些着陆区域上...
  • 本发明公开了一种存储器装置、系统及其操作方法。其中,该存储器装置包括存储器单元以及选择器。存储器单元用以存储数据。选择器耦接存储器单元,选择器具有可被设定成不同电平的可调式电性参数;其中当选择器的可调式电性参数被设定成第一电平,选择器响...
  • 本发明公开了一种存储器元件及其制备方法。其中,所述存储器元件,包括:半导体衬底、第一导体层、多个绝缘层、多个第二导体层,至少一个接触插塞以及至少一个虚拟插塞(dummy plug)。第一导体层,位于该半导体衬底上。多个绝缘层,位于第一导...
  • 本发明公开了一种多层元件的边缘结构及其制造方法,其中多层元件包括叠层的多层单元层。此边缘结构包括第一及第二阶梯结构。第一阶梯结构位于多层元件的须形成接触窗的第一方向,包括各单元层的第一方向的第一边缘部,这些第一边缘部的边界随层级升高而逐...
  • 一种存储器元件,包括半导体基材、多层堆叠结构、多个存储单元、接触插塞以及介电层。多层堆叠结构包括交错堆叠于半导体基材上的多个导体层和多个绝缘层。存储单元形成于这些导体层之上。接触插塞穿过这些导体层和绝缘层。介电层位于多层堆叠结构之中,并...
  • 本发明公开了一种存储器结构及其制造方法,该存储器结构包括一衬底、多个叠层、多个存储层、多个通道层、和多个接垫层。叠层设置在衬底上。这些叠层通过多个第一沟道彼此分离。叠层包括交替配置的多个第一叠层和多个第二叠层。叠层的每一者包括交替叠层的...
  • 一种非易失性存储器(Non‑Volatile Memory,NVM)元件的操作方法,包括下述步骤:首先进行一个第一写入操作,此第一写入操作包括:对非易失性存储器元件的至少一个可变电阻式存储单元(resistance switching ...
  • 一种存储器系统、及其读取方法与写入方法。存储器系统包括一主控制器、一存储器控制器及一存储器阵列。存储器控制器电性连接于主控制器。存储器阵列电性连接于存储器控制器。存储器阵列包括多个存储器装置。一同位信息及一控制表存储在存储器阵列。读取方...
  • 具有分层的导体的三维存储装置
    本发明公开了一种集成电路,包括多层堆栈以及在所述多层堆栈中延伸的多个分层的导体,且所述多个分层的导体延伸至位于所述多层堆栈之下的导体层中。所述分层的导体具有与基板中的所述导电层进行欧姆电性接触的底部导体层、位于所述底部导体层之上且在对应...
  • 存储结构、其操作方法、和其制造方法
    一种存储结构,包括多个堆叠、多个存储层、多个通道层、多个介电层、和多个第一导线。该些堆叠各包括一组彼此交替的导电条和绝缘条。存储层共形地设置在堆叠上。通道层共形地设置在存储层上。介电层至少设置在通道层位于该些堆叠的第一侧的部分和通道层位...
  • 半导体结构的形成方法和藉此形成的半导体结构
    本发明公开了一种半导体结构的形成方法和藉此形成的半导体结构。半导体结构的形成方法包括下列步骤:首先,提供一初步结构;该初步结构具有一阵列区;该初步结构包括位于阵列区中的多个第一叠层;接着,形成一第一介电层在第一叠层上;形成一第一硬掩模层...
  • 三维半导体元件及其制造方法
    本发明公开了一种三维半导体元件,包括:一基板,包括一阵列区域和邻近阵列区域的一阶梯区域,其中阶梯区域包括N个梯级,N为大于或等于1的整数;一叠层,具有多层结构叠置于该基板上,且多层结构包括有源层与绝缘层交错设置于基板上方,该叠层包括多个...
  • 集成电路元件及其制造方法
    本发明公开了一种集成电路元件及其制造方法,集成电路包括多层叠层以及多个层状导体。多个层状导体在多层叠层中延伸并进入多层叠层下方的导体层中。层状导体具有底部导体层、中间导电衬层以及顶部导体层。底部导体层与基底中的导电层欧姆电性接触。中间导...
  • 非对称阶梯结构及其制造方法
    本发明公开了一种非对称阶梯结构及其制造方法,该非对称阶梯结构包括:叠层的多层单元层及m个(m≥2)区域,其中每个区域中有不同部分的单元层其各自有一部分未被上方相邻的单元层覆盖,且该不同部分的单元层其两两间隔为m层单元层,而形成阶差为m层...
  • 存储器装置
    本发明公开了一种存储器装置。存储器装置包括存储器阵列。存储器阵列包括主要存储器区块与备份存储器区块。存储器阵列包括主要位线及备份位线。备份存储器区块对主要存储器区块的区块数目比值A是大于备份位线对主要位线的位线数目比值B。
  • 本发明公开了一种半导体结构,包括一第一源极/漏极区、一第二源极/漏极区、一通道掺杂区、一栅极结构、一第一阱、和一第二阱。第二源极/漏极区与第一源极/漏极区相对设置。通道掺杂区设置在第一源极/漏极区和第二源极/漏极区之间。栅极结构设置在通...
  • 本发明公开了一种用以编程可编程电阻存储单元的方法,包括:执行一个或多个叠代直到验证通过。此些叠代包括:a)施加一编程脉冲至存储单元;以及b)在施加编程脉冲后,验证存储单元的电阻是否在一目标电阻范围中。在验证通过的该一个或多个叠代的一叠代...
1 2 3 4 5 6 7 8 尾页