一种形成半导体器件的方法，包括：在基板上形成器件层堆叠，所述器件层堆叠包括底部牺牲层以及上部牺牲层和沟道层的交替序列；形成牺牲栅极结构；在使用牺牲栅极结构作为蚀刻掩模的同时，蚀刻穿过器件层堆叠的至少上部牺牲层和沟道层；形成覆盖上部牺牲层...

一种用于形成集成电路的方法，包括以下步骤：a.提供半导体结构，该半导体结构包括：i.两个晶体管，ii.栅极结构，iii.导电触点，iv.第一导电线，v.第一导电通孔，vi.第二导电通孔，b.提供与第一导电线接触的平面介电材料，c.在平面...

根据一方面，提供了一种用于形成前体半导体器件结构的方法，该方法包括：形成初始层堆叠，该初始层堆叠包括第一半导体材料的牺牲层和在牺牲层上方的第二半导体材料的沟道层；通过在初始层堆叠中图案化沟槽来形成一组鳍结构；形成跨鳍结构延伸的至少一个锚...

公开了一种用于由第一沟道层(110)形成第一晶体管结构(10)并由第二沟道层(210)形成第二晶体管结构(20)的方法，其中第一沟道层和第二沟道层被垂直堆叠在衬底(30)上。该方法包括从上方加工第一晶体管结构，随后从背面加工第二晶体管结...

根据本发明构思的一方面，提供了一种包括第一和第二线性量子比特阵列的量子比特器件。每一量子比特阵列包括：半导体基板层；一组控制门，其被配置成沿基板层限定单行通过静电约束的量子点，每一量子点适合于保持一量子比特；以及一组纳米磁体，其沿该行量...

本公开一般涉及静态随机存取存储器(SRAM)器件。具体地，本公开提出了具有分三层的SRAM单元设计的SRAM器件。SRAM单元包括包含四个存储晶体管的存储，并且包括两个存取晶体管以控制对存储单元的存取。SRAM单元还包括三层结构的堆叠。...

本公开涉及一种量子比特(qubit)芯片。量子比特芯片包括沿公共轴线布置的两个或更多个量子比特晶片；以及一个或多个间隔元件。间隔元件和量子比特晶片被交替地布置在公共轴线上。量子比特芯片还包括导电布置，其被配置成电连接两个或更多个量子比特...

提供了一种用于形成FET器件的方法，包括：形成包括层堆叠的鳍结构，层堆叠包括沟道层和与沟道层交替的非沟道层；从鳍结构的第一和第二相对侧中的每一者蚀刻第一鳍部和第二鳍部中的每一者，使得在层堆叠的第一组层中形成延伸穿过第一鳍部的一组源极腔以...

本公开涉及一种互补场效应晶体管CFET器件，包括:底部FET器件和堆叠在底部FET器件顶部的顶部FET器件，该底部FET器件包括底部栅电极，该底部栅电极包括沿着所述底部沟道纳米结构的第一侧表面布置的侧栅极部分，以及该顶部FET器件包括沿...

提供了一种形成FET器件的方法，包括：形成初步器件结构，其包括包含层堆叠的鳍结构及沿鳍结构的第一侧的沉积层和沿鳍结构的第二侧的虚设结构，其中层堆叠包括沟道层和与沟道层交替的非沟道层；形成掩模线；沿鳍结构的第一侧在沉积层中形成源极和漏极沟...

提供了形成FET器件的方法，该方法包括：形成鳍结构；在从与鳍结构的第一侧相对的、鳍结构的第二侧掩蔽鳍结构的同时：

提供了一种FET器件，包括：基板、源极主体、漏极主体以及在源极主体和漏极主体之间在沿基板的第一方向上延伸的一组在垂直上间隔开的沟道层，该源极主体包括设置在一组沟道层的第一横向侧的公共源极主体部分和在沿基板的与第一方向垂直的第二方向上从公...

公开了一种用于形成半导体器件的互连结构(10)的方法，其中导电层被形成在绝缘层(103)上并被蚀刻以形成第一导电线(101)。此后，间隔物(104)被形成在第一导电线的第一端部的侧壁上。该方法还包括形成平行于所述第一导电线的具有第二端部...

一种根据本发明的封装包括金属板和安装在其顶表面上的载体基板，该封装包括安装在载体基板上的一个或多个超导芯片或配置成接收安装在其上的所述一个或多个芯片。载体基板和板被夹在第一和第二磁屏蔽结构的平面部分之间，至少第一结构包括平面部分和布置在...

公开了一种用于形成用于半导体器件的互连结构(10)的方法，其中第一导电层被蚀刻以在第一和第二导电线(101、108)上方形成一组第三导电线(113)。第三导电线中的至少一者包括形成到第二导电线的第一通路连接(114)的接触部。该方法还包...

提供了一种用于形成用于第一晶体管和第二晶体管的互连结构的方法，其中第一晶体管包括水平延伸的第一沟道部分(112)，且所述第二晶体管包括水平延伸的第二沟道部分(122)，并且其中所述沟道部分在基板上被堆叠在彼此上方。该方法包括：形成在第二...

一种集成波长选择滤波器设备(10；20；30；40)，包括：第一光学元件(14)，其用于将接收到的辐射定向到由第一角(α)定义的方向上，以及第二光学元件(15)，其是被配置成以第二角对所述定向辐射进行衍射的衍射元件。第二角如下：对于单个...

根据本发明的方法，在用于制造IC的器件晶片的半导体层中形成沟槽，然后在沟槽的侧壁上沉积衬层。从沟槽的底部移除衬层，并且沟槽可被各向异性地加深以形成沟槽的延伸部。这可以沿沟槽的全长进行，或通过应用掩模来局部地进行。随后应用蚀刻工艺，其中半...

本公开涉及在(薄)半导体层的背面上制造背面器件，其中半导体层还包括布置在其正面的一个或多个正面逻辑器件。本公开提出了一种半导体结构，其包括半导体层和至少部分地布置在半导体层的正面的一个或多个正面逻辑器件。此外，该半导体结构包括布置在半导...

一种用于在单个基材上提供不同图案的方法，所述方法包括执行以下步骤序列至少两次：在关注层(220)上沉积(120)硬掩模(230)，并用预定义图案对硬掩模进行图案化，以在关注层(220)上产生可进入部分；在硬掩模(230)和关注层(220...