一种抗辐射加固并行星载计算机系统及其使用方法技术方案

本发明专利技术涉及一种抗辐射加固并行星载计算机系统及其使用方法，属于星载计算机抗辐射加固领域，通过三块DSP芯片和四块FPGA芯片实现。该系统由一个系统控制单元和三个相同的子系统构成，所述系统控制单元在一块FPGA上实现，每个子系统由一个DSP和一块FPGA组成，并与系统控制单元相连。该系统采用“2并行+1备份”的结构，两个DSP并行处理星载任务，另外一个DSP作为备份，当并行工作的DSP出现不可恢复故障时，备份DSP替换故障DSP。三个DSP之间通过EMIF接口和HPI接口实现直接全互连。该系统根据星载任务要求选择不同的备份机制，包括固定备份机制、轮转备份机制和预处理备份机制。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及，属于星载计算机抗辐射加固领域，通过三块DSP芯片和四块FPGA芯片实现。该系统由一个系统控制单元和三个相同的子系统构成，所述系统控制单元在一块FPGA上实现，每个子系统由一个DSP和一块FPGA组成，并与系统控制单元相连。该系统采用“2并行+1备份”的结构，两个DSP并行处理星载任务，另外一个DSP作为备份，当并行工作的DSP出现不可恢复故障时，备份DSP替换故障DSP。三个DSP之间通过EMIF接口和HPI接口实现直接全互连。该系统根据星载任务要求选择不同的备份机制，包括固定备份机制、轮转备份机制和预处理备份机制。【专利说明】
本专利技术涉及星载计算机抗辐射加固领域，特别涉及。
技术介绍
空间辐照是航天器发生故障的主要原因之一，随着半导体器件关键尺寸的缩小，空间辐照对器件的影响越来越显著。早期的航天器上安装的控制系统比较简单，空间任务主要是在远程遥控系统的控制下完成的，随着空间应用技术的发展，空间任务越来越复杂多样，需要处理的数据量也急剧增加，传统的星载计算机系统已经远远不能满足性能要求。以大幅图像处理、航天器自主导航为代表的复杂任务促使星载计算机系统从以控制流为中心向以数据流为中心进行转变。空间辐照对航天器造成了极大的威胁，现阶段世界各国发射的航天器上使用得较多的还是一些抗辐射加固过的、低带宽、低运算速度的处理器，高性能的航天级处理器价格昂贵并且品种稀少。随着航天技术的发展，可靠性高但性能偏低的处理器已经不能满足太空探索的需要。对星载计算机系统进行抗辐射加固分为四个层次:材料级加固、电路设计级加固、器件封装加固以及应用级加固。材料级、电路设计级、器件封装级加固与工艺制造相关，实现起来比较困难。应用级加固是一种较为灵活的方法。应用级加固是指通过设计合适的系统结构、软件程序或者应用层纠错机制，达到抗辐射加固的目的。应用级加固方法通过适当的组合设计，使得各个抗辐照能力弱的部件组合在一起后形成抗辐照能力比较强的系统。应用级加固的方法有校验编码、多模冗余以及软件反射墙等。
技术实现思路
本专利技术的目的在于提供，以解决现有的问题。为解决上述技术问题，本专利技术提供一种抗辐射加固并行星载计算机系统，包括:系统控制单元和分别与所述系统控制单元连接的第一子系统、第二子系统和第三子系统；所述系统控制单元在FPGA芯片上实现，监控所述第一子系统、第二子系统和第三子系统的运行状况，并接收外部指令控制所述第一子系统、第二子系统和第三子系统；所述第一子系统在第一 FPGA芯片上实现，包括第一 DSP芯片和第一 SDRAM存储器；所述第二子系统在第二FPGA芯片上实现，包括第二DSP芯片和第二 SDRAM存储器；所述第三子系统在第三FPGA芯片上实现，包括第三DSP芯片和第三SDRAM存储器；所述第一 DSP芯片、第二 DSP芯片和第三DSP芯片处理完成所述系统控制单元分配的任务；所述第一 SDRAM存储器、第二 SDRAM存储器和第三SDRAM存储器存储所述第一DSP芯片、第二 DSP芯片和第三DSP芯片处理后的数据。进一步的，在所述的抗辐射加固并行星载计算机系统中，所述第一 DSP芯片的外部存储器接口分别与所述第二 DSP芯片的HPI接口和第三DSP芯片的HPI接口连接；所述第二 DSP芯片的外部存储器接口分别与所述第一 DSP芯片的HPI接口和第三DSP芯片的HPI接口连接；所述第三DSP芯片的外部存储器接口分别与所述第一 DSP芯片的HPI接口和第二 DSP芯片的HPI接口连接。进一步的，在所述的抗辐射加固并行星载计算机系统中，所述第一 DSP芯片的HPI接口分别与所述第二 DSP芯片的外部存储器接口和第三DSP芯片的外部存储器接口连接；所述第二 DSP芯片的HPI接口分别与所述第一 DSP芯片的外部存储器接口和第三DSP芯片的外部存储器接口连接；所述第三DSP芯片的HPI接口分别与所述第一 DSP芯片的外部存储器接口和第二 DSP芯片的外部存储器接口连接。进一步的，在所述的抗辐射加固并行星载计算机系统中，从所述第一 DSP芯片、第二 DSP芯片和第三DSP芯片中择一作为冗余备份不运行任务，其余DSP芯片处理完成所述系统控制单元分配的任务。进一步的，在所述的抗辐射加固并行星载计算机系统中，在处理所述系统控制单元分配的相邻任务时，选择不同的DSP芯片作为冗余备份不运行任务，其余DSP芯片处理完成所述系统控制单元分配的任务。进一步的，在所述的抗辐射加固并行星载计算机系统中，被选作冗余备份的DSP芯片被选中的频率相同。进一步的，在所述的抗辐射加固并行星载计算机系统中，从所述第一 DSP芯片、第二 DSP芯片和第三DSP芯片中择一作为冗余备份，其余DSP芯片处理完成所述系统控制单元分配的任务，所述冗余备份的DSP芯片处理完成和其余DSP芯片相同的任务。进一步的，在所述的抗辐射加固并行星载计算机系统中，从所述第一 DSP芯片、第二 DSP芯片和第三DSP芯片中择一作为冗余备份，其余DSP芯片处理完成所述系统控制单元分配的任务，所述冗余备份的DSP芯片处理完成所述系统控制单元分配的其他任务。进一步的，在所述的抗辐射加固并行星载计算机系统中，所述第一子系统、第二子系统和第三子系统分别包括一错误检查和纠正模块，检测和纠正第一子系统、第二子系统和第三子系统中的数据错误。进一步的，在所述的抗辐射加固并行星载计算机系统中，所述错误检查和纠正模块只检测和纠正一位数据错误。进一步的，在所述的抗辐射加固并行星载计算机系统中，所述系统控制单元包括一看门狗模块，检测和纠正所述系统控制单元中的程序错误。同时，本专利技术还提供一种抗辐射加固并行星载计算机系统使用方法，使用所述的抗辐射加固并行星载计算机系统，包括:所述第一 DSP芯片、第二 DSP芯片和第三DSP芯片从所述系统控制单元获取自身所处的状态和被分配到的任务，执行相应的任务，并将执行结果传输至对应的第一 SDRAM存储器、第二 SDRAM存储器和第三SDRAM存储器；所述系统控制单元检测到错误，判断所述错误能否被纠正，若能则纠正错误后重新继续执行相应的任务；若不能则启动备份切换机制。进一步的，在所述的抗辐射加固并行星载计算机系统使用方法中，当所述第一 DSP芯片、第二 DSP芯片和第三DSP芯片中的两个DSP芯片同时发生错误时，所述系统控制单元重新配置所述第一 DSP芯片、第二 DSP芯片和第三DSP芯片的状态。本专利技术提供的，具有以下有益效果:本专利技术由一个系统控制单元和三个相同的子系统构成，所述系统控制单元在一块FPGA上实现，每个子系统由一个DSP芯片和一块FPGA组成，并与系统控制单元相连。本专利技术采用“2并行+1备份”的结构，两个DSP芯片并行处理星载任务，另外一个DSP芯片作为备份，当并行工作的DSP芯片出现不可恢复故障时，备份DSP芯片替换故障DSP芯片，提高了系统整体的可靠性可性能。【专利附图】【附图说明】图1是本专利技术实施例的抗辐射加固并行星载计算机系统的示意图；图2-3是本专利技术实施例的抗辐射加固并行星载计算机系统的第一DSP芯片、第二DSP芯片和第三DSP芯片的接口连接示意图；图4是本专利技术实施例的抗辐射加固并行星载计算机系统运行状态图。【具体实施方式】本文档来自技高网...

【技术保护点】
一种抗辐射加固并行星载计算机系统，其特征在于，包括：系统控制单元和分别与所述系统控制单元连接的第一子系统、第二子系统和第三子系统；所述系统控制单元在FPGA芯片上实现，监控所述第一子系统、第二子系统和第三子系统的运行状况，并接收外部指令控制所述第一子系统、第二子系统和第三子系统；所述第一子系统在第一FPGA芯片上实现，包括第一DSP芯片和第一SDRAM存储器；所述第二子系统在第二FPGA芯片上实现，包括第二DSP芯片和第二SDRAM存储器；所述第三子系统在第三FPGA芯片上实现，包括第三DSP芯片和第三SDRAM存储器；所述第一DSP芯片、第二DSP芯片和第三DSP芯片处理完成所述系统控制单元分配的任务；所述第一SDRAM存储器、第二SDRAM存储器和第三SDRAM存储器存储所述第一DSP芯片、第二DSP芯片和第三DSP芯片处理后的数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：付宇卓，张博，刘婷，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：