一种高速并行接口电路制造技术

技术编号：7462649 阅读：185 留言：0更新日期：2012-06-25 16:35

本发明专利技术适用于数字通信领域，提供了一种高速并行接口电路，包括：接收数据并整形的LVDS接收模块；与LVDS接收模块连接，在多个相位时钟下对LVDS接收模块输出的数据进行过采样的数据采样模块；与数据采样模块连接，在数据采样模块输出的过采样数据中选出最佳采样数据并通过NRZI解码恢复出原始数据的数据恢复模块；以及与数据恢复模块连接，对数据恢复模块输出的数据进行移位调整的字同步模块。本发明专利技术使用过采样和字同步相结合，对源同步的并行数据进行准确采样恢复和同步，通过对过采样数据实时动态地同步、滤波、鉴相、选择等处理，能够实现实时动态地、正确地采样和恢复出有效窗口中央的数据。