温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明适用于数字通信领域，提供了一种高速并行接口电路，包括：接收数据并整形的LVDS接收模块；与LVDS接收模块连接，在多个相位时钟下对LVDS接收模块输出的数据进行过采样的数据采样模块；与数据采样模块连接，在数据采样模块输出的过采样数据中...
该专利属于成都三零嘉微电子有限公司所有，仅供学习研究参考，未经过成都三零嘉微电子有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。