使用硅穿孔的双面半导体结构制造技术

本发明专利技术涉及使用硅穿孔的双面半导体结构，所揭露的是使用硅穿孔的双面半导体结构用的方法及结构。双面结构在通过一或多个硅穿孔予以互连的前后两面上具有功能性电路。在某些具体实施例中，结合多个双面结构以产生电路密度增加的3D半导体结构。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及使用硅穿孔的双面半导体结构，所揭露的是使用硅穿孔的双面半导体结构用的方法及结构。双面结构在通过一或多个硅穿孔予以互连的前后两面上具有功能性电路。在某些具体实施例中，结合多个双面结构以产生电路密度增加的3D半导体结构。【专利说明】使用硅穿孔的双面半导体结构
本专利技术大体上关于半导体制造，更具体地，是关于使用硅穿孔的双面半导体结构以及制造方法。
技术介绍
随着尤其像是行动电话等可携式装置的电子装置变得更小并且同时还提供更广的功能范围，有必要整合多功能芯片而不增加装置尺寸并且保持小形状因素(small formfactor)。在2D结构中增加电子组件数量不符合这些目的，因而广泛采纳3D封装以便提供较大的功能以及具有小形状因素的较高组件密度。在3D结构中，可在多层堆栈式结构中提供如半导体芯片之类的电子组件。在此种情况下，晶圆或晶粒可互相「堆栈」。3D整合虽然增加电路密度，其仍具有各种缺点，如因使用额外晶圆而使成本增加、测试时间与成本增加、以及组装时间与成本增加之类。因此，期望具有改良以增加电路密度。
技术实现思路
一般而言，本专利技术的具体实施例提供使用硅穿孔(TSVs)的双面半导体结构用的方法。于前后两面具有由一或多个TSVs所互连的功能性电路的双面结构使电路密度增加，同时使制造及测试程序更有效率。在一些具体实施例中，结合多个双面结构以促进改良型3D整合电路密度。本专利技术的一个方面包括含第一面与第二面的半导体晶圆。第一电路是形成于第一面上，以及第二电路是形成于第二面上。硅穿孔(TSV)连接第一电路和第二电路。本专利技术的另一个方面包括含互相堆栈的多颗晶粒的半导体结构。多颗晶粒中的至少有一颗晶粒包括具有第一面与第二面的双面晶粒，其中第一电路是形成于第一面上，以及第二电路是形成于第二面上。第一电路与第二电路是经由至少一硅穿孔予以电连接。本专利技术的另一个方面包括制造半导体结构的方法。本方法包括在半导体衬底的第一面上形成第一电路、形成连接至第一电路的硅穿孔、以及在半导体衬底的第二面上形成连接至硅穿孔的第二电路。【专利附图】【附图说明】搭配附图经由下文本专利技术各种方面的详细说明将更轻易地理解本专利技术的这些及其它特征，其中:图1表示本专利技术一个说明性具体实施例的侧视图。图2A表示本专利技术另一个说明性具体实施例的分解侧视图。图2B表示本专利技术另一个说明性具体实施例的组装侧视图。图3A表示根据本专利技术一个说明性具体实施例的电路细节。图3B表示根据本专利技术替代说明性具体实施例的电路细节。图4是根据本专利技术说明性具体实施例所用晶圆保持器的俯视图。图5表示根据本专利技术说明性具体实施例的两晶圆侧的同时处理。图6是根据本专利技术说明性具体实施例表示程序步骤的流程图。图7是根据本专利技术另一个说明性具体实施例表示程序步骤的流程图。图式不一定依比例绘制。图式仅用来陈述，意图不在于描绘本专利技术的特定参数。图式仅用来描述本专利技术的一般具体实施例，因而不应该视为范畴的限制。在图式中，相称的组件符号代表相称的兀件。【具体实施方式】本文现在将参照附图更完整地说明示例性具体实施例，其中所表示的是示例性具体实施例。本专利技术的示例性具体实施例提供使用硅穿孔(TSVs)的双面半导体结构用的方法。现有的TSVs是用于堆栈如晶粒或半导体晶圆等半导体衬底以形成3D结构。本专利技术的具体实施例利用晶圆(或晶粒)的顶及底面供电路使用。这具有许多优点，包括电路密度增加、成本减少、以及测试时间降低。另外，随着本专利技术的具体实施例中利用双面结构，可使用较短的TSV柱高(column heights)，原因是TSV仅需连接到相同晶圆上的另一个电路。因此，TSVs的制造时间及复杂度得以降低。将了解本揭示可用许多不同形式予以体现并且不应该予以推断为受限于本文所提的示例性具体实施例。 反而，提供这些具体实施例以使本揭示将透彻并且完整，并且将充分地传达本揭示的范畴予本领域技术人员。本文所用术语的目的仅在于说明特殊具体实施例并且意图不在于限制本揭示。例如，如本文中所用，单数形式「一」、「一种」、「一个」、以及「该」的用意在于同时包括复数形式，上下文另有所指除外。还有，「一」、「一种」、「一个」等用字未指示数量限制，而是指示存在至少一所引用的项目。将进一步理解的是，用字「包含有」及/或「包含」、或「包括」及/或「包括有」在用于本说明书时，是指定所述特征、区域、完整物(integer)、步骤、操作、元件、及/或组件的存在性，而非排除其一或多个其它特征、区域、完整物、步骤、操作、元件、组件、及/或群组的存在或增加。本说明书全篇对于「一具体实施例」、「一个具体实施例」、「具体实施例」、「示例性具体实施例」、或类似用语意指结合具体实施例所述的特殊特征、结构、或特性是含括在本专利技术的至少一具体实施例中。因此，出现本说明书全篇的用词「在一具体实施例中」、「在一个具体实施例」、「在具体实施例」以及类似用语可，但不一定要，全部意指相同的具体实施例。用字「上覆」或「在顶上」、「置于…上」或「上置于」、「下伏」、「在下方」或「之下」意指如第一结构(例如，第一层)等第一元件出现在如第二结构(例如第二层)等第二元件上，其中如接口结构(例如接口层)等中介元件(intervening element)可出现在第一元件与第二元件之间。现在请参阅图1，其表示本专利技术一个说明性具体实施例的半导体结构100的侧视图。结构100包括可由硅制成的主体衬底102。主体衬底102的形式可为晶粒或内含许多颗晶粒的晶圆。结构102包括在衬底102的顶面102T上形成的第一电子电路104。结构102包括在衬底102的底面102B上形成的第二电子电路106。第一电路104与第二电路106是通过一或多个硅穿孔(TSVs) 108予以电连接。在某些具体实施例中，衬底102的厚度T的范围可从大约10微米到大约100微米。在其它具体实施例中，衬底102的厚度T的范围可从大约50微米到大约75微米。在又其它实施例中，衬底102的厚度T的范围可从大约20微米到大约45微米。在某些具体实施例中，第一电路104可包括如场效晶体管、电容器、二极管、电阻器、以及如互连件等其它电路元件之类(其组成逻辑电路)的复数电路元件。第二电路106可包含额外逻辑电路用的类似电路元件。在某些具体实施例中，第二电路106包含电容器。电容器可用在如去耦、电力分布、输入输出(I/O)电路保护、静电放电(ESD)保护、以及单事件(粒子)翻转(single event upset,SEU)之类的应用中。至于SEU,第二电路106上的大型电容器可处理具有6个晶体管出-T) SRAM单元的SEU，作用是替代使用更高成本的18-TSRAM单元。在某些具体实施例中，在「底部」电路106上形成非时序(non-timing)关键电路，如测试用设计(Design For Test, DFT)、制造用设计(Design For Manufacturing,DFM)、以及JTAG扫描链。通过针对如ESD、电力分布、及诸如此类的元件使用第二电路106得以保存第一电路104中有价值的基板面(real estate)。图2A表示本专利技术的另一个说明性具体实施例的分解侧视图。在分解图中，表示三个半导体结构。结构212及本文档来自技高网...

【技术保护点】
一种半导体晶圆，其包含第一面和第二面，其中：第一电路是形成于该第一面上；第二电路是形成于该第二面上；以及其中，硅穿孔连接该第一电路和该第二电路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：A·T·阮，K·阿马尔纳特，R·P·古塔拉，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY