一种沟槽肖特基半导体装置及其制备方法制造方法及图纸

本发明专利技术涉及一种沟槽肖特基半导体装置，本发明专利技术的半导体装置将肖特基势垒结设置在沟槽的侧壁，同时沟槽底部设置了绝缘层和反型区，减缓了肖特基势垒结附近电场强度随反向电压的升高而升高趋势，降低了肖特基镜像力的效应，从而提高了器件的反向击穿压降和降低了器件的反向漏电流。

【技术实现步骤摘要】

本专利技术涉及到一种沟槽肖特基半导体装置，本专利技术还涉及一种沟槽肖特基半导体装置的制备方法。本专利技术的半导体装置是制造功率整流器件的基本结构。
技术介绍
具有沟槽结构的肖特基半导体器件，已成为器件发展的重要趋势。对于功率肖特基半导体器件，不断提高肖特基器件的反向阻断特性的成为器件发展的重要趋势。结势垒型肖特基整流器的专利技术人B J Baliga提出了一种侵入PN结的肖特基势垒整流器(MPS)，器件的表面含有多个P型导电材料区，在P型导电材料区之间半导体材料表面为肖特基势垒结。当器件加反向偏压时，多个P型导电材料区产生的耗尽层在肖特基势垒结下发生交叠，从而减缓了肖特基势垒结区域电场强度升高的趋势。Chang Paul等人在2000年PCT/US01/21433专利中提出了沟槽结构的肖特基器件，沟槽位于器件表面，沟槽侧壁表面设置有肖特基势垒结，沟槽的底部漂移区域设置P+半导体材料，在沟槽之间的半导体材料表面设置有肖特基势垒结，当器件加反向偏压时，多个P型导电材料区产生的耗尽层发生交叠，从而减缓了肖特基势垒结区域电场强度升高的趋势。上述两种结构的肖特基器件对于降低肖特基势垒结反向漏电流和提高反向阻断压降具有显著作用。
技术实现思路
本专利技术针对提高肖特基器件的反向阻断特性而提出，提供一种沟槽肖特基半导体装置，比上述两种结构的肖特基器件具有更好反向阻断效果。—种沟槽肖特基半导体装置，其特征在于:包括:衬底层，为第一导电类型半导体材料；漂移层，位于衬底层之上，为第一导电类型半导体材料；多个沟槽，位于漂移层表面；绝缘介质，位于沟槽底部，为绝缘材料构成；反型区，为第二导电类型半导体材料，被设置在临靠沟槽底部的漂移层中；肖特基势垒结，位于沟槽侧壁的第一导电类型半导体材料表面。一种沟槽肖特基半导体装置的制备方法，其特征在于:包括如下步骤:在具有衬底层的漂移层表面形成绝缘介质；通过光刻腐蚀工艺，去除待形成沟槽表面的绝缘介质；进行刻蚀半导体材料形成沟槽；注入第二导电类型杂质，进行热处理；淀积绝缘介质，进行反刻蚀；在沟槽内壁填充金属，形成肖特基势垒结；在器件上表面形成金属，通过光刻腐蚀工艺，去除上表面部分金属；通过背面金属化工艺，在器件衬底层背面形成金属。本专利技术的沟槽肖特基半导体装置将肖特基势垒层设置在沟槽的侧壁，同时沟槽底部设置了绝缘层和反型区，此种结构与传统的MPS器件和PCT/US01/21433专利结构相比，当器件加反向偏压时，进一步减缓了肖特基势垒结附近电场强度随反向电压的升高而升高趋势，降低了肖特基镜像力的效应，从而提高了器件的阻断压降和降低了器件的反向漏电流。【附图说明】图1为本专利技术的一种沟槽肖特基半导体装置的剖面示意图；图2为本专利技术的一种沟槽肖特基半导体装置的剖面示意图；图3为本专利技术的一种沟槽肖特基半导体装置的剖面示意图；图4为本专利技术的一种沟槽肖特基半导体装置的剖面示意图。附图标记说明1、衬底层；2、漂移层；3、P型导电材料区；4、氮化硅；5、肖特基势垒结；6、二氧化硅；10、正面电极金属；11、背面电极金属。【具体实施方式】实施例1图1为本专利技术的一种沟槽肖特基半导体装置剖面示意图，其中包括:衬底层1，为重掺杂的N导电类型硅半导体材料，磷掺杂浓度为lE19cm_3 ;漂移层2，在N型导电半导体硅材料衬底层I上表面，为N型导电半导体硅材料磷掺杂浓度为lE15cm_3，，厚度为20um; P型导电材料区3，位于沟槽底部附近，为P型导电半导体硅材料，P型导电材料区3结深为1.5um，沟槽深度为4um，沟槽宽度和间距为2um ;氮化硅4，位于沟槽底部，厚度为1.5um ；肖特基势鱼结5,位于沟槽侧壁和器件表面；正面电极金属10和背面电极金属11位于器件的正背面，为器件引出电极。其制作工艺包括如下步骤:第一步，在具有衬底层I的漂移层2表面热氧化形成绝缘材料层；第二步，通过光刻腐蚀工艺，去除待形成沟槽表面的绝缘材料层；第三步，进行干法刻蚀工艺，去除半导体材料形成沟槽；第四步，注入第二导电类型杂质硼，进行退火工艺；第五步，淀积绝缘介质氮化硅4，然后进行反刻蚀，然后去除器件表面绝缘材料层；第六步，在沟槽内壁淀积形成势垒金属，低温退火形成肖特基势垒结；第七步，在器件上表面淀积形成金属，通过光刻腐蚀工艺，去除上表面部分金属；第八步，通过背面金属化工艺，在器件衬底层背面形成背面电极金属11，如图1所/Jn ο图2实例为在图1半导体装置制造的基础上，将器件沟槽之间的漂移层2表面设置了二氧化硅6，同时肖特基势垒结5仅位于器件沟槽侧壁。实施例2图3为本专利技术的一种沟槽肖特基半导体装置剖面示意图，其中包括:衬底层1，为重掺杂的N导电类型硅半导体材料，磷掺杂浓度为lE19cm_3 ;漂移层2，在N型导电半导体硅材料衬底层I上表面，为N型导电半导体硅材料磷掺杂浓度为lE15cm_3，，厚度为20um; P型导电材料区3，位于沟槽底部附近和沟槽之间半导体材料上部，为P型导电半导体硅材料，P型导电材料区3结深为1.5 um，沟槽深度为4um，沟槽宽度和间距为2um ;氮化硅4，位于沟槽底部，厚度为1.5um;肖特基势垒结5，位于沟槽侧壁；正面电极金属10和背面电极金属11位于器件的正背面，为器件引出电极。其制作工艺包括如下步骤:第一步，在具有衬底层I的漂移层2表面热氧化形成绝缘材料层；第二步，通过光刻腐蚀工艺，去除待形成沟槽表面的绝缘材料层，然后进行硼杂质扩散，腐蚀表面部分绝缘材料层；第三步，进行干法刻蚀工艺，去除半导体材料形成沟槽；第四步，注入第二导电类型杂质硼，进行退火工艺；第五步，淀积绝缘介质氮化硅4，然后进行反刻蚀，然后去除器件表面绝缘材料层；第六步，在沟槽内壁淀积形成势垒金属，低温退火形成肖特基势垒结；第七步，在器件上表面淀积形成金属，通过光刻腐蚀工艺，去除上表面部分金属；第八步，通过背面金属化工艺，在器件衬底层背面形成背面电极金属11，如图3所/Jn ο图4实例为在图3半导体装置制造的基础上，将器件沟槽之间的半导体材料表面设置了绝缘材料层二氧化硅6。通过上述实例阐述了本专利技术，同时也可以采用其它实例实现本专利技术，本专利技术不局限于上述具体实例，因此本专利技术由所附权利要求范围限定。本文档来自技高网...

【技术保护点】
一种沟槽肖特基半导体装置，其特征在于：包括：衬底层，为第一导电类型半导体材料；漂移层，位于衬底层之上，为第一导电类型半导体材料；多个沟槽，位于漂移层表面；绝缘介质，位于沟槽底部，为绝缘材料构成；反型区，为第二导电类型半导体材料，被设置在临靠沟槽底部的漂移层中；肖特基势垒结，位于沟槽侧壁的第一导电类型半导体材料表面。

【技术特征摘要】
1.一种沟槽肖特基半导体装置，其特征在于:包括: 衬底层，为第一导电类型半导体材料； 漂移层，位于衬底层之上，为第一导电类型半导体材料；多个 沟槽，位于漂移层表面； 绝缘介质，位于沟槽底部，为绝缘材料构成； 反型区，为第二导电类型半导体材料，被设置在临靠沟槽底部的漂移层中； 肖特基势垒结，位于沟槽侧壁的第一导电类型半导体材料表面。2.如权利要求1所述的半导体装置，其特征在于:所述的反型区临靠沟槽底部，深度小于等于3um，并且远小于漂移区厚度。3.如权利要求1所述的半导体装置，其特征在于:所述的肖特基势垒结为势垒金属和第一导电类型半导体材料形成的势垒结。4.如权利要求1所述的半导体装置，其特征在于:所述的反型区和肖特基势垒结不相连。5.如权利要求1所述的半导体装置，其特征在于:所述的沟槽之间的漂移层表面且临靠沟槽区域可以设置第二导电类型半导体材料。6.如权利要求5所述的半导体装置，其特征在于:所述的第二导电类型半导体材料区表面可以设...

【专利技术属性】
技术研发人员：朱江，
申请(专利权)人：朱江，
类型：发明
国别省市：