制造高载子迁移率鳍式场效晶体管结构的方法技术

一种制造高载子迁移率鳍式场效晶体管结构的方法，包括提供包括硅及高载子迁移率材料的半导体衬底，于该半导体衬底上形成一个或多个鳍式结构，以及使该衬底接受缩合程序，以缩合该高载子迁移率材料。该缩合程序形成缩合的鳍式结构，该缩合的鳍式结构本质上包括完全的高载子迁移率材料与形成于该缩合的鳍式结构上的氧化硅层。该方法更包含除去形成于该缩合的鳍式结构上的氧化硅，以曝露该缩合的鳍式结构。

【技术实现步骤摘要】

本专利技术涉及半导体装置和用于制造半导体装置的方法，更具体地涉及鳍式场效晶体管结构以及用于制造鳍式场效晶体管结构的方法。
技术介绍
相对于传统的平面金属氧化物半导体(planner metal-oxi de-semi conductor)场效应晶体管(MOS transistor或M0SFETS)，是采用传统的光刻显影制造方法(lithographic fabrication methods),非平面金属氧化物半导体场效应晶体管是结合各种垂直晶体管结构。其中之一即为「鳍式场效晶体管结构(FinFET)」其名称来自于多个薄硅「鳍」，该薄硅「鳍」是用以形成各个栅极信道(gate channels)，且通常是依序具有几十奈米的宽度。先前技术充斥着不同之用以制造MOS晶体管的半导体装置的技术及制程，包括平面及非平面装置。根据典型的制造技术，一 MOS晶体管的集成电路形成是通过形成一装置结构于一半导体衬底上，该装置结构是包括形成于一半导体材料层上的一栅极堆栈，及于该半导体材料中形成的源极及漏极区域以于该栅极堆栈下定义一信道区域。近年来，改善MOS晶体管效能的主要焦点是为增加晶体管的迁本文档来自技高网...

【技术保护点】
一种制造具有鳍式场效晶体管结构的集成电路的方法，包括：提供包括硅及高载子迁移率材料的半导体衬底；于该半导体衬底上形成一个或多个鳍式结构；使该衬底接受缩合程序，以缩合该高载子迁移率材料，其中，该缩合程序形成缩合的鳍式结构，该缩合的鳍式结构本质上包括完全的高载子迁移率材料与形成于该缩合的鳍式结构上的氧化硅层；以及除去形成于该缩合的鳍式结构上的该氧化硅，以曝露该缩合的鳍式结构。

【技术特征摘要】
2012.07.27 US 13/560,3721.一种制造具有鳍式场效晶体管结构的集成电路的方法，包括: 提供包括硅及高载子迁移率材料的半导体衬底； 于该半导体衬底上形成一个或多个鳍式结构； 使该衬底接受缩合程序，以缩合该高载子迁移率材料，其中，该缩合程序形成缩合的鳍式结构，该缩合的鳍式结构本质上包括完全的高载子迁移率材料与形成于该缩合的鳍式结构上的氧化硅层；以及 除去形成于该缩合的鳍式结构上的该氧化硅，以曝露该缩合的鳍式结构。2.根据权利要求1所述的方法，其中，提供该半导体衬底包含提供绝缘层覆半导体(semiconductor-on-1nsulator)衬底。3.根据权利要求1所述的方法，其中，提供包括硅及该高载子迁移率材料的该半导体衬底包含提供包括硅锗的半导体衬底。4.根据权利要求1所述的方法，其中，提供包括硅及该高载子迁移率材料的该半导体衬底包含提供包括硅及II1-V族半导体合金的半导体衬底。5.根据权利要求1所述的方法，其中，提供包括硅及该高载子迁移率材料的半导体衬底包含提供包括硅以及锗以外的IV族半导体材料的半导体衬底。6.根据权利要求1所述的方法，其中，于该半导体衬底上形成一个或多个鳍式结构包含非等向性蚀刻。7.根据权利要求1所述的方法，其中，于该半导体衬底上形成一个或多个鳍式结构包含形成一个或多个宽度介于约40nm至约60nm间的鳍式结构。8.根据权利要求1所述的方法，其中，使该衬底接受缩合程序包含使该衬底处于本质上为100%氧气的大气中。9.根据权利要求8所述的方法，其中，使该衬底接受缩合程序包含使该衬底受到介于约1000°C至约1200°C的温度。10. 根据权利要求9所述的方法，其中，使该衬底接受缩合程序包含使该衬底接受约10分钟至约30分钟的时间周期。11.根据权利要求1所述的方法，其中，去除该氧化硅包含等向性湿式蚀刻。1...

【专利技术属性】
技术研发人员：S·弗莱克豪斯基，R·伊尔根，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：