堆栈半导体装置及其制造方法制造方法及图纸

一种堆栈半导体装置及其制造方法。提供一第一半导体单元，其具有不是极化平面的第一表面。在第一表面上形成至少一凹坑，该凹坑具有第二表面，且第二表面的延伸方向与第一表面的延伸方向具有一夹角。在第二表面上形成一极化增强的隧穿结层，并且在隧穿结层上形成第二半导体单元。

【技术实现步骤摘要】
【专利摘要】一种。提供一第一半导体单元，其具有不是极化平面的第一表面。在第一表面上形成至少一凹坑，该凹坑具有第二表面，且第二表面的延伸方向与第一表面的延伸方向具有一夹角。在第二表面上形成一极化增强的隧穿结层，并且在隧穿结层上形成第二半导体单元。【专利说明】
本专利技术涉及一种半导体装置，特别是涉及一种在非极化半导体单元形成极化增强隧穿结层以使堆栈另一半导体单元在其上的堆栈半导体装置。
技术介绍
为了提升发光二极管(LED)的发光效率，方法之一是使用隧穿结(tunneljunction)将两个或多个发光二极管叠加起来。叠加后的发光二极管较单一发光二极管可放射更多的光线，从而提高亮度。使用隧穿结还可强化电流的分散(spreading),使得主动层内更多的载子可进行再结合(recombination)。此外，叠加后的发光二极管较同样数目的单一发光二极管具有较少的电极接触，不但可节省空间，并且可降低所造成的电迁移(electromigration)问题。传统蓝绿光发光二极管主要是以氮化镓材料为主，其材料结构是六角形(hexagonal)结构，因此单一晶粒具有极性。目前商业化的蓝绿光发光二极管大都将氮化镓等材料生长在C平面(C-plane)的蓝宝石基板上，然而在此生长方式与结构中，沿着载子流动的方向会因为原子电荷的不对称而产生内建电场。产生内建电场问题的成因主要有两种:(1)因结构中三、五族原子所带的电荷不同；(2)由于材料与基板本身的晶格不匹配所造成的压电场效应所致，此特性称之为量子约束斯塔克效应(Quantum Confine StarkEffect, QCSE)。量子约束斯塔克效应会使量子井能带结构产生歪斜，进而影响降低电子、电洞波函数的重叠机率，使得发光效率减弱。因此，亟需提出一种半导体装置，具有改善的隧穿结并且能避免内建电场问题，用来提升半导体装置的效率。
技术实现思路
鉴于上述，本专利技术实施例提出一种在非极化半导体单元形成极化增强隧穿结层的半导体装置及其制造方法。通过极化增强隧穿结层，可有效增强半导体装置的载子传输效率。根据本专利技术实施例，首先提供一第一半导体单兀，其具有第一表面，且该第一表面不是极化平面。在所述第一表面上形成至少一凹坑，其中凹坑具有第二表面，且该第二表面的延伸方向与所述第一表面的延伸方向具有一夹角。在第二表面上形成一极化增强的隧穿结层。在隧穿结层上形成一第二半导体单元。—种堆栈半导体装置，包括:一第一半导体单元，其具有一第一表面，且该第一表面不是极化平面；形成在所述第一表面上的至少一凹坑，该凹坑具有一第二表面，该第二表面的延伸方向与所述第一表面的延伸方向具有一夹角；形成在所述第二表面上的一极化增强的隧穿结层；以及形成在所述隧穿结层上的一第二半导体单元。【专利附图】【附图说明】图1A至图1C是示出本专利技术实施例的半导体装置的制造方法的剖面图。图2示出C平面、A平面、R平面及N平面的关系。图3A和图3B示出凹坑的局部放大图。图4A是示出第一表面是M平面且第二表面是C平面的凹坑的局部剖面图。图4B是示出第一表面是A平面且第二表面是R平面的凹坑的局部剖面图。附图标记说明100:半导体装置10:基板11:第一半导体单元111:第一掺杂层112:主动层113:第二掺杂层114:第一表面116:凹坑117、117’:第二表面12:隧穿结层13:第二半导体单元131:第一掺杂层132:主动层133:第二掺杂层14:缓冲层P、P’:偏极化方向Θ:C平面与R平面的夹角【具体实施方式】图1A至图1C示出本专利技术实施例的半导体装置100的制造方法的剖面图。图示以发光二极管(LED)或光伏电池(photovoltaic cel I)作为例示,且仅示出与实施例相关的组件。如图1A所示，首先形成在基板10上的非极化(non-polar)或半极化(sem1-polar)第一半导体单元11。第一半导体单元11可为发光二极管(LED)或光伏电池，但不局限于此。在本实施例中，第一半导体单元11包含第一掺杂层111、主动层112以及第二掺杂层113，其中第一掺杂层111与第二掺杂层113的掺杂型态相反(例如第一掺杂层111是η型掺杂而第二掺杂层113是P型掺杂)，且主动层112位于第一掺杂层111与第二掺杂层113之间。基板10的材质可以是砷化镓(GaAs)、锗(Ge)表面形成的锗化硅(SiGe)、硅(Si)表面形成的碳化硅(SiC)、铝(Al)表面形成的氧化铝(A1203)、氮化镓(GaN)、氮化铟(InN)、氮化招(A1N)、蓝宝石(sapphire)、玻璃、石英或其组合,但不局限于这些材质。此夕卜，基板10包括极化(polar)基板、半极化(sem1-polar)基板或非极化(non-polar)基板。第一半导体单元11的材质可以是三族氮化物，但不局限于此。本实施例的第一半导体单元11具有第一表面114，例如第二掺杂层113的上表面。上述第一掺杂层111、主动层112以及第二掺杂层113平行于第一表面114。本实施例的第一表面114不属于极化平面(polar plane),例如不属于C平面(C-plane)。在一实施例中，第一表面114可属于非极化平面(non-polar plane),例如M平面或A平面；或者属于半极化平面(sem1-polar plane),例如R平面或N平面。图2是不出C平面(C-plane)、M平面(M-plane)、A 平面(A-plane)、R 平面(R-plane)及 N 平面(N-plane)的关系不意图。本实施例的第一半导体单元11的第一表面114 (例如第二掺杂层113的上表面)形成有多个凹坑116，其局部放大如图3A所示。凹坑116具有第二表面117以及117’，第二表面117以及117’的延伸方向皆与第一表面114的延伸方向具有一夹角，其中第二表面117’垂直于第一表面114。在本实施例中,第二表面117或117’属于极化平面,例如C平面(C-plane);或者属于半极化平面，例如R平面或N平面。适当搭配第一表面114的平面与第二表面117以及117’的平面，可以有效增强半导体装置100的载子传输效率。例如，当第一表面114是M平面或A平面时，第二表面117是R平面，第二表面117’是C平面。又例如，当第一表面114是R平面时，第二表面117是C平面。本实施例的凹坑116可直接形成于第二掺杂层113 (表面)上(如图所示)，也可间接形成在第二掺杂层113上。凹坑116的材质(例如氮化镓，但不局限于此)可与第二掺杂层113的材质相同或不同。例如，第一半导体单元11还包括一磊晶层(未示出)，其形成在第二掺杂层113上，因此多个凹坑116形成在嘉晶层的上表面(第一表面114)。在一实施例中，凹坑116的生长条件可通过控制温度或/和生长速率来达到。凹坑116的生长温度介于50(T90(TC，较佳是80(T90(TC。凹坑116的生长速率介于I飞微米/小时，较佳是4?6微米/小时。或者，若凹坑116的材质是三族氮化物，则凹坑116的生长条件可通过调高氮化合物例如氨气(NH3)等的前驱物流量来达到。凹坑116的深度小于或等于2微米，并且大于10奈米。每一凹坑116的孔径小于或等本文档来自技高网...

【技术保护点】
一种堆栈半导体装置的制造方法，包括：提供一第一半导体单元，其具有一第一表面，且该第一表面不是极化平面；在所述第一表面上形成至少一凹坑，该凹坑具有一第二表面，该第二表面的延伸方向与所述第一表面的延伸方向具有一夹角；在所述第二表面上形成一极化增强的隧穿结层；以及在所述隧穿结层上形成一第二半导体单元。

【技术特征摘要】

【专利技术属性】
技术研发人员：许进恭，赖韦志，
申请(专利权)人：华夏光股份有限公司，
类型：发明
国别省市：