分层堆栈及其生产方法技术

一种低介电常数分层材料和用于制造所述分层材料的方法，所述方法包括以下步骤：ａ）提供一个表面；ｂ）将介质材料旋涂到所述表面上；ｃ）固化所述介质材料，形成介质层；ｄ）将低介电常数材料旋涂到所述介质层上；以及ｅ）固化所述低介电常数材料，形成低介电常数层。可以将每一层旋涂到分层元件上，随之将其固化，然后再涂敷另外的层，或将所有的层都依次旋涂到分层元件上，然后整个堆栈一次固化。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的领域为半导体和电子材料，元件和应用。更具体地说，本专利技术的领域为关于半导体和电子应用场合的分层材料和元件。背景随着集成电路中互连的增加和功能元件的体积缩小，集成电路中埋置金属导线的绝缘体材料和其它材料的介电常数日益成为影响集成电路的性能和绝缘能力的重要因素。具有低介电常数(即低于3.0)的绝缘材料特别理想，因为它们通常允许较快的信号传播、降低导线间的电容效应和串扰，并降低集成电路的驱动电压。实现绝缘体材料的低介电常数的一种途径是采用本身具有低介电常数的材料。近年来一般采用两种不同类型的低介电常数材料—无机氧化物和有机聚合物。可以用化学气相淀积或旋涂(spin on)技术来涂敷无机氧化物，其介电常数在3和4之间，广泛应用于设计标准大于0.25μm的互连中。但随着互连尺寸不断缩小，越来越需要具有更低介电常数的材料。将低介电常数的材料与其它材料组合在一起的一个问题是如果其它材料的介电常数大于低介电常数材料的介电常数到一定的程度，则元件的有效介电常数就会增加。为了纠正此问题，可以构建分层元件，其中每一层或至少不止一层设计成具有低介电常数。(加入参考文献)但是，虽然降低元件本文档来自技高网...

【技术保护点】
一种低介电常数分层元件，它包括：表面；至少一个结合到所述表面的旋涂的介质层；至少一个结合到所述至少一个旋涂的介质层的旋涂的低介电常数层。

【技术特征摘要】
【国外来华专利技术】US 2001-4-16 60/284,271;US 2001-5-30 60/294,8641.一种低介电常数分层元件，它包括表面；至少一个结合到所述表面的旋涂的介质层；至少一个结合到所述至少一个旋涂的介质层的旋涂的低介电常数层。2.如权利要求1所述的低介电常数分层元件，其特征在于所述至少一个旋涂的低介电常数层包括至少一个旋涂的阻挡层。3.如权利要求1所述的低介电常数分层元件，其特征在于所述至少一个旋涂的低介电常数层包括至少一个旋涂的覆盖层。4.如权利要求1所述的低介电常数分层元件，其特征在于所述至少一个旋涂的低介电常数层包括两层或两个以上的层。5.如权利要求1所述的低介电常数分层元件，其特征在于所述至少一个旋涂的介质层或所述至少一个旋涂的低介电常数层具有小于3.0的介电常数。6.如权利要求1所述的低介电常数分层元件，其特征在于所述至少一个旋涂的介质层或所述至少一个旋涂的低介电常数层具有小于2.5的介电常数。7.如权利要求1所述的低介电常数分层元件，其特征在于所述分层材料具有小于3.0的有效介电常数。8.如权利要求1所述的低介电常数分层元件，其特征在于所述分层材料具有小于2.5的有效介电常数。9.如权利要求1所述的低介电常数分层元件，其特征在于所述至少一个旋涂的介质层或所述至少一个旋涂的低介电常数层包括至少一种有机化合物。10.如权利要求9所述的低介电常数分层元件，其特征在于所述至少一种有机化合物包括笼形基化合物。11.如权利要求10所述的低介电常数分层元件，其特征在于所述笼形基化合物包括金刚烷二甲基分子。12.如权利要求9所述的低介电常数分层元件，其特征在于所述至少一种有机化合物包括聚合物基化合物。13.如权利要求12所述的低介电常数分层元件，其特征在于所述聚合物基化合物包括聚亚芳基醚。14.如权利要求1所述的低介电常数分层元件，其特征在于所述至少一个旋涂的介质层或所述至少一个旋涂的低介电常数层包括至少一种无机化合物。15...

【专利技术属性】
技术研发人员：M托马斯，B丹尼斯，P阿彭，A纳曼，N伊瓦莫托，B科罗勒夫，B李，
申请(专利权)人：霍尼韦尔国际公司，
类型：发明
国别省市：US[美国]