一种应力记忆技术方法技术

本发明专利技术提供一种应力记忆技术方法，包括提供一衬底；在所述衬底上沉积形成具有锗含量呈梯度分布的多晶硅栅极；在所述衬底中形成源漏极；形成覆盖所述衬底和所述栅极的应力记忆层；执行热退火。本发明专利技术可以克服对约束材料强度的依赖，即在引入应力的时候不必过多当心其是否是约束材料能够承受的，并降低由于约束材料的原因而导致的应力释放的风险从而得到理想的应力记忆效果。

【技术实现步骤摘要】
【专利摘要】本专利技术提供，包括提供一衬底；在所述衬底上沉积形成具有锗含量呈梯度分布的多晶硅栅极；在所述衬底中形成源漏极；形成覆盖所述衬底和所述栅极的应力记忆层；执行热退火。本专利技术可以克服对约束材料强度的依赖，即在引入应力的时候不必过多当心其是否是约束材料能够承受的，并降低由于约束材料的原因而导致的应力释放的风险从而得到理想的应力记忆效果。【专利说明】
本专利技术是涉及一种半导体制造
，更确切的说，本专利技术涉及。
技术介绍
随着半导体器件工艺的发展以及按比例尺寸缩小，应力工程在半导体工艺和器件性能方面起到越来越大的作用。应力记忆效应是一种半导体制造工艺中引入应力的方法，例如将应力施加于场效应晶体管可以改进他们的性能，当在沟道(ChanneI)方向上施加应力时，张应力可以提闻电子迁移率，压应力可以提闻空穴迁移率。在传统的多晶棚制造中，甚至是金属栅制造中其都是不可或缺的技术手段。由于在重结晶过程中生长的晶粒和其杂质效应要大于硅原子是多晶栅发生形变的原因，而提高多晶栅的形变是实现在应力记忆技术中N型半导体的性能改善的原因。因此，应力记忆技术效果的改善能够通过提高多晶栅的掺杂以提高多晶硅的形变来实现，但是如果约束材料的强度不够而不能限制多晶硅形变，如图2所示，特别是在多晶的顶部，那么所引起的应力将会被释放。
技术实现思路
鉴于以上问题，本专利技术提供，包括提供一衬底；在所述衬底上沉积形成具有锗含量呈梯度分布的多晶硅栅极；在所述衬底中形成源漏极；形成覆盖所述衬底和所述栅极的应力记忆层；执行热退火等步骤。优选地，沉积形成具有锗含量呈梯度分布的多晶硅栅极的步骤中使用的气体包含GeH4 ;在沉积过程中通入GeH4气体的量逐渐减少；呈梯度分布的锗的含量靠近沟道较高；所述应力记忆层为氮化硅层、二氧化硅、掺杂的氮化硅或掺杂的氧化硅，也可以是其他合适材料；所述热退火的方法为快速热退火或激光退火；在所述热退火之后，还包括去除所述应力记忆层的步骤。本方法可以克服对约束材料强度的依赖，即在引入应力的时候不必过多当心其是否是约束材料能够承受的，并降低由于约束材料的原因而导致的应力释放的风险，而得到理想的应力记忆效果。【专利附图】【附图说明】图1是应力记忆技术的原理示意图；图2是应力释放的原理不意图；图3是本专利技术的具有锗含量呈梯度分布的多晶硅栅极；图4是本专利技术的多晶硅形变情形的示意图。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的应力记忆技术方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。接下来，将结合附图更加完整地描述本专利技术。首先，如图1所示，提供一衬底101。所述衬底可以为以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述衬底中还可以形成有CMOS器件，CMOS器件例如是晶体管(例如，NMOS和/或PM0S)等。为了简化，此处仅以一空白来表示所述衬底。此外，所述衬底的上表面还包含绝缘层(未示出)，绝缘层可以包含氧化硅、蓝宝石和/或其它适合的绝缘材料。然后，进行在所述衬底上的沉积多晶硅栅极102的步骤。所述沉积可以包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。在本专利技术的一个实施例中使用低压化学气相淀积(LPCVD)工艺来形成所述多晶娃栅极，其工艺条件包括:反应气体为娃烧(SiH4),所述娃烧的流量范围可为100?200立方厘米/分钟(sccm)，如150sccm ;反应腔内温度范围可为700?750摄氏度；反应腔内压力可为250?350毫毫米萊柱(mTorr),如300mTorr ;所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5?20升/分钟(slm),如8slm、IOslm或15slm。除此之外,还通入气体GeH4。并且对通入气体GeH4的流量进行控制，使得在该沉积过程中GeH4的流速从快到慢，从而使所形成的多晶硅栅极中的含锗量靠近沟道较高且从高到低地呈梯度分布，如图3所示。除此之外，还可以包括形成侧墙的步骤。接着，进行在所述衬底中将形成源漏极的区域进行离子注入的步骤。可以包括用离子注入工艺在栅极周围的半导体衬底中形成源漏极区域。然后，进行形成覆盖所述衬底和所述栅极的应力记忆层103的步骤。所述形成应力记忆层的方法可以是沉积的方法。应力记忆层的材料可以是氮化硅、二氧化硅、掺杂的氮化硅或掺杂的二氧化硅等合适的材料。在这里优选氮化硅，在本专利技术的一个实施例中，应力记忆层是用等离子增强化学气相沉积(PECVD)工艺在温度350至450°C，功率50至150W,反应腔压力 4 至 lOTorr，SiH4 流量为 50_100sccm，NH3 流量为 400_700sccm，N2 流量800-1500sccm的条件下形成。应力记忆层的厚度不小于300埃，优选地为300至800埃，其应力值为500至800MPa，特别地通过参数改进，还可以调节应力记忆层对底部晶体管所诱发的应力类型以及应力大小。最后，在去除PMOS上的应力记忆层后，进行热退火的步骤。对栅极以及源漏极区进行热退火处理使得应力记忆层所诱发的应力被记忆至相应的场效应晶体管中，这里为NMOS0其中热退火可以是快速热退火或激光热退火的方法。在本专利技术的一个实施例的激光热退火中使用的是二氧化碳激光器，在该过程中通过激光束弧形或线性扫描来完成该热退火过程。在另外的实施例中使用的快速热退火的方法采用在温度1100至1150°C的条件下的NH3和Ar的气体混合物气氛中进行。所述气氛的加热以每秒约50°C的速度从800°C升高至1100至1150°C，其降温过程是每秒10-70°C的速度降至800°C。由于在以上步骤所形成的多晶硅栅中的含锗量靠近沟道较高且从高到低地呈梯度分布，因此可以在靠近沟道的地方具有增强多晶扩散的效果。在接下来的工艺中，应力记忆层被刻蚀掉，但记忆在多晶硅栅中的应力，仍然会传导到NMOS半导体器件的沟道之中，传导到沟道中的应力为垂直沟道平面方向的压应力以及沟道方向上的张应力，由上述应力对半导体器件载流子迁移率的影响可以得出，这样的应力本文档来自技高网...

【技术保护点】
一种应力记忆技术方法，包括：提供一衬底；在所述衬底上沉积形成具有锗含量呈梯度分布的多晶硅栅极；在所述衬底中形成源漏极；形成覆盖所述衬底和所述栅极的应力记忆层；执行热退火。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：