形成超高应力层的方法技术

本发明专利技术提供一种形成超高应力层的方法。首先，提供基材。其次，在高频能量下对基材进行氨气预处理步骤，其中氨气预处理步骤的氨气流量不小于１０００每分钟标准毫升且高频能量不低于８００瓦。然后，在经过氨气预处理的基材上形成超高应力层。

【技术实现步骤摘要】

本专利技术涉及一种。特别是，本专利技术涉及一种允许在较低温 的工艺条件下。
技术介绍
随着半导体朝向微细化尺寸的发展，例如特征尺寸小于65纳米(nm)以下的工艺， 晶体管的栅极、源极、漏极的尺寸也随着特征尺寸的减小而跟着不断地缩小。但由于材料先 天物理性质的限制，栅极、源极、漏极的尺寸减小会造成晶体管元件，例如PMOS或NMOS中， 决定电流大小的载流子量随之减少，进而影响晶体管的效能。因此，提升栅极沟道载流子迁 移率以增加MOS晶体管的速度并改善时间延迟效应已成为目前半导体
中的一大 课题。在目前已知的技术中，最广为人知与实用的方法是在制备浅沟槽隔离氧化物、源 极/漏极、与接触洞蚀刻停止层(contact etch stop layer,CESL)等时一并于其中形成应 力。例如，产生压缩的应变力，从而改进载流子的迁移率。通常，产生的应变力越大，载流子 迁移率的增益也就越大。因此，本领域技艺人士无不竭尽心力，以追求能产生越大应变力的 工艺技术。例如，以等离子体增强化学气相沉积(PECVD)的方法在400°C的温度下，目前已经 发表的最佳初镀膜(as-d印osited)纪录只能达到-3.0十亿帕(GPa)的应力。然而根据估 计，65纳米以下的工艺，例如45纳米工艺、40纳米工艺或是32纳米工艺，对于压缩型氮化 硅应力层的应力要求却要高达-3. 5GPa的应力，由此可见现今等离子体增强化学气相沉积 技术，对于满足应用于65纳米以下工艺的压缩型氮化硅应力层的应力的需求实在力有未 殆。犹有甚者，如果在形成压缩型氮化硅应力层之前就先形成有金属硅化物，特别是 硅化镍时，压缩型氮化硅应力层的反应温度还因此不能超过400°C，以免伤害硅化镍。这对 于想要进一步提升压缩型氮化硅应力层应力的本领域技艺人士无疑又是一种雪上加霜的 掣肘。
技术实现思路
本专利技术于是提出一种。本专利技术形成超高应力层方法的优 点在于，即使在不超过400°C的反应温度下所形成的压缩型氮化硅应力层依然可以提供低 达-3. 5GPa的应力，足以满足应用于65纳米以下工艺的压缩型氮化硅应力层的应力的基本 需求。另一方面，如果在超过400°C的反应温度下形成的压缩型氮化硅应力层，甚至还可以 提供超过-3. 5GPa的应力。本专利技术于是提出一种。首先，提供基材。其次，在高频能量 下对基材进行氨气预处理步骤，其中氨气预处理步骤的氨气流量不小于1000每分钟标准 毫升(sccm)，且高频能量不低于800瓦(W)。然后，就可以在经过氨气预处理步骤的基材上4形成所需的超高应力层。本专利技术又提出一种。首先，提供基材。其次，基材经过金属 硅化物工艺以形成金属硅化物，例如硅化镍。然后，在不大于400°C的温度下，以高频能量对 基材进行氨气预处理步骤，其中氨气预处理步骤的氨气流量不小于1000每分钟标准毫升， 且高频能量不低于800瓦。接下来，在经过氨气预处理的基材上形成所需的超高应力层。附图说明图1和图2为例示本专利技术形成超高应力层方法的示意图。图3例示本专利技术形成超高应力层时，氨气预处理的时间与所得超高应力层110压 缩应力间的关联。图4例示本专利技术形成超高应力层时，氨气预处理的高频能量与所得超高应力层 110压缩应力间的关联。图5例示本专利技术形成超高应力层时，氨气预处理的温度与所得超高应力层110压 缩应力间的关联。附图标记说明101基材 110超高应力层120氨气 130辅助气体具体实施例方式本专利技术提供一种。本专利技术，可以在 不超过400°C的反应温度下形成提供高达-3. 5十亿帕应力的压缩型氮化硅应力层，足以满 足应用于深亚微米以下工艺(例如元件的临界尺寸小于65纳米的工艺)的压缩型氮化硅 应力层的应力的基本需求。另一方面，如果在超过400°C的温度下反应，所形成的应力层甚 至还可以提供超过-3. 5GPa的压缩应力。请参考图1-2，例示本专利技术形成超高应力层方法的示意图。首先，如图1所示，提 供基材101。基材101之中可以预先经过适当的半导体步骤，而有各式各样的半导体元件 (图未示)，例如N型金属氧化物半导体、P型金属氧化物半导体、掺杂区、栅极、浅沟槽隔离 或是包含应变力的沟道层，与材料层(图未示)，例如栅极绝缘层、侧壁子与金属硅化物。优 选地，此等金属硅化物不包含镍的硅化物。之后，对基材101在高频能量下进行氨气预处理步骤。此高频能量提供相当高的 能量，例如不低于800瓦。另外，亦于氨气预处理步骤中提供充足的氨气120，例如氨气流量 不小于1000每分钟标准毫升(seem)。此等氨气预处理步骤的其它条件可以视情况需要而 加以调整。例如，如果希望超高应力层110具有不大于-3. 5GPa的压缩应力，则基材101经 历氨气预处理步骤的时间则可以不小于25秒。另外，如果基材101之中不包含金属硅化物，或是，此等金属硅化物不为镍的硅化 物时，进行氨气预处理的温度可以超过400°C，以追求更高的压缩应力。还有，在对基材101 进行氨气预处理步骤时，还可以加入辅助气体130。例如，选自氮气、氩气、氢气与硅烷等气 体所组成的群组且可为单一或混合气体，皆为可能使用的辅助气体。接下来，如图2所示，就可以在经过氨气预处理的基材101上形成所需的超高应力5层110。例如在经过氨气预处理的基材101上，进行等离子体增强化学气相沉积(PECVD)， 而得到超高应力层110。超高应力层110可为含氮材料层，例如氮化硅层。优选地，氨气预 处理步骤与等离子体增强化学气相沉积步骤可以在相同反应腔中原位(in-situ)进行。然而，如果基材101之中包含有金属硅化物，特别是镍的硅化物时，进行氨气预处 理的温度则建议不要超过400°C，以免破坏已生成的金属硅化物。此时，可以适当增加其它 的参数条件，例如，高频能量、氨气流量，或是延长氨气预处理步骤的时间，以得到尽量低的 压缩应力，例如-3. 5GPa左右的压缩应力。图3例示本专利技术形成超高应力层时，氨气预处理的时间与所得超高应力层110压 缩应力间的关联。观察图3可以知道，如果不需要超高应力层110得到小于-3.5GPa的 压缩应力，则基材101经历氨气预处理步骤的时间则可以视情况需要小于25秒，而可制 成-3. 1 -3. 4GPa左右的压缩应力层。反之，基材101经历氨气预处理步骤的时间则可以 视情况需要大于25秒。图4例示本专利技术形成超高应力层时，氨气预处理的高频能量与所得超高应力层 110压缩应力间的关联。观察图4可以知道，如果不需要超高应力层110得到小于-3. 5GPa 的压缩应力，则基材101经历氨气预处理步骤的高频能量则可以视情况需要小于800瓦，而 可制成-3. 1 -3. 4GPa左右的压缩应力层。反之，基材101经历氨气预处理步骤的高频能 量则不应低于800瓦。图5例示本专利技术形成超高应力层时，氨气预处理的温度与所得超高应力层110压 缩应力间的关联。观察图5可以知道，当处理温度越高，超高应力层110得到的压缩应力也 随之越高。如果需要超高应力层110得到尽量高的压缩应力，例如小于-3. 5GPa的压缩应 力，则基材101经历氨气预处理步骤的温度则可以视情况需要大于400°C。反之，基材101 经历氨气预处理步骤的温度则不应低于400°C本文档来自技高网...

【技术保护点】
一种形成超高应力层的方法，包含：提供基材；对该基材在高频能量下进行氨气预处理，其中该氨气预处理的氨气流量不小于１０００ｓｃｃｍ且该高频能量不低于８００瓦；以及在该经过氨气预处理的基材上形成该超高应力层。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖秀莲，蔡腾群，陈哲明，蔡育端，黄建中，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]