用于数据感测的方法、装置和系统制造方法及图纸

本发明专利技术包含用于数据感测的方法和装置。一种此类方法包含：使用若干不同的感测电压对若干存储器单元执行若干连续感测操作；确定在所述若干连续感测操作的连续感测操作之间改变状态的所述若干存储器单元的数量；以及至少部分地基于在连续感测操作之间改变状态的所述若干存储器单元的所确定的数量确定是否输出对应于所述若干连续感测操作中的一者的硬数据。

【技术实现步骤摘要】
【国外来华专利技术】用于数据感测的方法、装置和系统
本专利技术一股涉及半导体存储器装置、方法和系统，且更明确地说，涉及用于数据感测的方法、装置和系统。
技术介绍
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路和/或外部可拆卸式装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)以及快闪存储器等。快闪存储器装置可作为易失性存储器和非易失性存储器用于广泛范围的电子应用。快闪存储器装置通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。快闪存储器的用途包含用于固态硬盘(SSD)、个人计算机、个人数字助理(PDA)、数字相机、蜂窝电话、便携式音乐播放器(例如，MP3播放器)及电影播放器以及其它电子装置的存储器。例如程序代码、用户数据和/或系统数据(例如基本输入/输出系统(BIOS))等数据通常存储在快闪存储器装置中。两种常见类型的快闪存储器阵列架构是“与非(NAND)”和“或非(NOR)”架构，对于其中布置每一者的基本存储器单元配置的逻辑形式是如此命名的。NAND阵列架构将其存储器单元阵列布置成矩阵，以使得阵列的“行”中的每一存储器单元的控制栅极耦合到(且在一些情况中，形成)存取线，存取线在此项技术中通常被称为“字线”。然而，每一存储器单元并非通过其漏极直接耦合到数据线(数据线在此项技术中通常被称为数字线，例如，位线)。替代地，阵列的存储器单元在共同源极与数据线之间以源极到漏极方式串联耦合在一起，其中共同耦合到特定数据线的存储器单元被称为“列”。可将NAND阵列架构中的存储器单元编程为目标(例如，所要)状态。举例来说，可将电荷置于存储器单元的电荷存储结构上或可从所述电荷存储结构移除电荷，以将单元置于若干编程状态中的一者中。举例来说，单层式单元(SLC)可表示两种状态，例如，1或0。快闪存储器单元还可存储两种以上状态，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110。此类单元可被称为多层式单元(MLC)。MLC可在不增加存储器单元的数目的情况下允许较高密度的存储器的制造，这是因为每一单元可表示一个以上数字，例如，一个以上位。举例来说，能够表示四个数字的单元可具有十六种编程状态。感测操作(例如，读取和/或程序验证操作)可使用感测电压来确定快闪存储器单元的状态。然而，若干机制(例如读取扰动、编程扰动和/或电荷损耗(例如，电荷泄漏)等)可导致存储器单元的电荷存储结构上的所存储的电荷(例如，阈值电压(Vt))改变。由于所存储的电荷的改变，先前使用的感测电压(例如，在发生所存储的电荷的改变之前所使用的感测电压)可能不再提供存储器单元的准确和/或可靠感测。即，先前使用的感测电压在于后续感测操作期间使用时可导致存储器单元的错误感测。举例来说，先前感测电压的使用可导致确定：存储器单元处于除目标状态以外的状态(例如，不同于对单元编程的目标状态的状态)中。
技术实现思路
附图说明图1是根据本专利技术的一个或一个以上实施例的包含至少一个存储器系统的计算系统的功能框图。图2说明根据本专利技术的一个或一个以上实施例的表示若干阈值电压分布和感测电压的曲线图。图3说明根据本专利技术的一个或一个以上实施例的表示若干阈值电压分布和感测电压的曲线图。具体实施方式本专利技术包含用于数据感测的方法、装置和系统。一种此类方法包含：使用若干不同的感测信号对若干存储器单元执行若干感测操作；确定在感测操作之间改变所感测状态的存储器单元的数量；以及至少部分地基于在感测操作之间改变所感测状态的若干存储器单元的所确定的数量确定是输出与若干单元相关联的第一数据还是输出与若干单元相关联的第二数据。一个或一个以上实施例可包含：确定在改变状态的若干感测操作中的一者与若干感测操作中的另一者之间改变状态的数量；以及响应于所确定的数量小于阈值的确定而输出第一数据，其中第一数据对应于在感测操作中的一者期间所感测的数据或在感测操作中的另一者期间所感测的数据。一个或一个以上实施例还可包含在存储器单元的所确定的数量大于阈值的情况下输出第二数据。在一个或一个以上实施例中，第一数据可仅包含硬数据或硬数据和第一量的软数据，且第二数据可包含硬数据、软数据或硬数据和第二量的软数据。如本文将进一步描述，与存储器单元相关联的软数据可指示(例如)存储器单元的阈值电压(Vt)在表示对存储器单元编程的目标状态的Vt分布中的位置。另外，如本文将进一步描述，软数据可指示存储器单元的Vt是否对应于对存储器单元编程的目标状态的概率。对比来说，对应于存储器单元的实际数据状态的数据可被称为硬数据，如本文将进一步描述。在本专利技术的一个或一个以上实施例中，仅在需要高级错误校正码(ECC)来校正从若干存储器单元读取的数据时，才可将软数据从存储器装置提供到存储器装置外部的控制器。举例来说，根据本文描述的实施例，如果连续读取导致所确定数量的位可经由常规ECC(例如，无软数据)校正，那么将与若干存储器单元相关联的硬数据提供给外部控制器且不将与若干存储器单元相关联的软数据提供给外部控制器。在一些先前的方法中，在每次读取之后将硬数据和软数据提供给控制器。其它方法仅提供硬数据，以致高级ECC不能够使用，高级ECC较不可靠，例如，存在更多的数据错误以致无法使用常规ECC来校正数据。在本专利技术的以下详细描述中，参考形成本专利技术的一部分的附图，且在附图中通过说明的方式展示可如何实践本专利技术的若干实施例。对这些实施例进行足够详细的描述以使得一股所属领域的技术人员能够实践本专利技术的实施例，且应理解，可使用其它实施例且可在不脱离本专利技术的范围的情况下作出过程、电和/或结构改变。如本文所使用，“若干”事物可指代一个或一个以上此类事物。举例来说，若干存储器装置可指代一个或一个以上存储器装置。另外，如本文所使用的特别关于图式中的参考数字的指示符“N”和“M”指示本专利技术的若干实施例可包含如此指定的若干特定特征。本文的图遵循编号惯例，其中第一数字对应于绘制图编号且剩余数字识别图式中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。举例来说，100可参考图1中的元件“00”，且类似元件可参考为图3中的300。应了解，可添加、交换和/或消除本文中的各种实施例中展示的元件以便提供本专利技术的若干额外实施例。另外，应了解，图中提供的元件的比例和相对尺度意在说明本专利技术的实施例，且不应被视为限制性意义。图1是根据本专利技术的一个或一个以上实施例的包含至少一个存储器系统104的计算系统100的功能框图。在图1中说明的实施例中，存储器系统104可包含控制器108和一个或一个以上存储器装置110-1、...、110-N。在此实例中，控制器108在一个或一个以上存储器装置110-1、...、110-N外部。存储器装置110-1、...、110-N可为存储器系统(例如，为格式化为存储器装置的文件系统)提供存储容量。控制器108可包含控制电路，例如，硬件、固件和/或软件。在一个或一个以上实施例中，控制器108可为耦本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2011.03.14 US 13/047,5551.一种用于感测数据的方法，其包括：使用若干不同感测信号对若干存储器单元执行若干感测操作(108，110)；确定在所述感测操作之间改变所感测状态的所述若干存储器单元的数量(224，329)，其中确定所述数量包括确定在所述若干感测操作中的一者与所述若干感测操作中的另一者之间改变状态的数量；至少部分地基于在所述感测操作之间改变所感测状态的所述若干存储器单元的所述所确定的数量(224，329)，确定输出与所述若干存储器单元相关联的第一数据还是输出与所述若干存储器单元相关联的第二数据(114，108)；以及响应于所述所确定的数量小于阈值的确定而输出所述第一数据，其中所述第一数据对应于在所述感测操作中的所述一者期间所感测的数据或在所述感测操作中的所述另一者期间所感测的数据，其中所述第一数据包含硬数据并且所述第二数据包含软数据。2.根据权利要求1所述的方法，其包含在所述若干存储器单元的所述所确定的数量大于所述阈值的情况下输出所述第二数据(114，108)。3.根据权利要求1和2中任一权利要求所述的方法，其中对所述若干存储器单元执行所述若干感测操作(223，328)包含用增量小于200mV的若干不同感测电压感测所述存储器单元。4.根据权利要求3所述的方法，其中对所述若干存储器单元执行所述若干感测操作(223，328)包含用在所述若干不同感测电压之间具有相等增量的感测电压进行感测。5.根据权利要求1所述的方法，其中输出所述第一数据包括将所述硬数据输出到外部控制器(114，108)。6.根据权利要求2所述的方法，其中输出所述第二数据包含将所述软数据输出到使用所述软数据执行高级错误校正码ECC操作(112)的外部控制器(108)。7.根据权利要求2所述的方法，其进一步包括使用高级ECC(112)以用所述第二数据校正所述第一数据。8.根据权利要求2所述的方法，其中所述方法进一步包含在输出所述第二数据之前将所述第二数据存储在包含所述存储器单元的存储器装置中(110)。9.根据权利要求1所述的方法，其进一步包括使用常规ECC(112)来校正所述第一数据。10.一种用于感测数据的方法，其包括：确定在第一感测电压下感测若干存储器单元与在第二感测电压下感测所述若干存储器单元(223，328)之间从第一状态改变为第二状态的存储器单元的第一数量(224，329)；确定在所述第二感测电压下感测所述若干存储器单元与在第三感测电压下感测所述若干存储器单元(223，328)之间从所述第一状态改变为所述第二状态的存储器单元的第二数量(224，329)；确定在所述第三感测电压下感测所述若干存储器单元与在第四感测电压下感测所述若干存储器单元(223，328)之间从所述第一状态改变为所述第二状态的存储器单元的第三数量(224，329)；以及在存储器单元的所述第二数量和所述第三数量大于存储器单元的所述第一数量时，输出对应于所述第一感测电压或所述第二感测电压的硬数据以及对应于所述第一感测电压、所述第二感测电压、或所述第三感测电压的软数据(114，108)。11.根据权利要求10所述的方法，其中所述方法进一步包含确定在所述第四感测电压下感测所述若干存储器单元与在第五感测电压下感测所述若干存储器单元(223，328)之间从所述第一状态改变为所述第二状态的存储器单元的第四数量(224，329)，其中输出对应于所述第一感测电压或所述第二感测电压的硬数据进一步包含在所述第四数量大于所述第一数量时，输出对应于所述第一感测电压或所述第二感测电压的所述硬数据(114，108)。12.根据权利要求11所述的方法，其中输出所述软数据也包含输出对应于所述第四感测电压或所述第五感测电压的软数据(114，108)。13.一种用于感测数据的方法，其包括：使用第一感测电压执行第一感测操作以确定若干存储器单元中的每一者的状态(223，328)；使用第二感测电压执行第二感测操作以确定所述若干存储器单元中的每一者的所述状态(223，328)；确定所确定的状态在所述第一感测操作与所述第二感测操作之间改变的所述若干存储器单元的第一数量(224，329)；响应于确定所述若干单元的所述第一数量超过阈值数量：对所述若干存储器单元执行第三感测操作(223，328)；以及确定所确定的状态在所述第二感测操作与所述第三感测操作之间改变的所述若干存储器单元的第二数量(224，329)；响应于确定所述若干单元...

【专利技术属性】
技术研发人员：马克·A·赫尔姆，乌黛·钱德拉塞卡尔，
申请(专利权)人：美光科技公司，
类型：
国别省市：