阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术提供一种阵列基板及其制备方法、显示装置，属于显示技术领域，其可解决阵列基板制造工艺复杂、透过率低的问题。本发明专利技术的阵列基板制备方法包括：在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、像素电极的图形；其中，栅绝缘层不超出栅线和栅极的上方；在完成前述步骤的基底上形成隔离层，在隔离层中形成与半导体层相连的源极过孔和漏极过孔，以及与像素电极相连的第一过孔；在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形；其中，源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接，漏极通过第一过孔与像素电极电连接。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种阵列基板及其制备方法、显示装置，属于显示
，其可解决阵列基板制造工艺复杂、透过率低的问题。本专利技术的阵列基板制备方法包括：在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、像素电极的图形；其中，栅绝缘层不超出栅线和栅极的上方；在完成前述步骤的基底上形成隔离层，在隔离层中形成与半导体层相连的源极过孔和漏极过孔，以及与像素电极相连的第一过孔；在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形；其中，源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接，漏极通过第一过孔与像素电极电连接。【专利说明】阵列基板及其制备方法、显示装置
本专利技术属于显示
，具体涉及一种阵列基板及其制备方法、显示装置。
技术介绍
TN(扭曲向列)模式的液晶显示装置具有响应速度快、成本低等优点，是液晶显示装置的一种重要模式。如图1所示，在TN模式的阵列基板中，薄膜晶体管的栅极21/栅线22形成在基底9上，栅绝缘层31覆盖栅极21/栅线22，栅绝缘层31上设有半导体层41 (半导体层41加上欧姆接触层、过渡层等即构成薄膜晶体管的有源区)、像素电极11、源极71、漏极72，源极71、漏极72与半导体层41电连接，漏极72还与像素电极11电连接。同时，阵列基板中还可设有数据线、公共电极线、配向膜等其他结构(图中未示出)；而在与阵列基板对盒的彩膜基板上，还设有公共电极等其他结构。如图1所示，在现有的TN模式的阵列基板中，栅极21/栅线22、半导体层41像素电极11需要分别在不同的构图工艺中制造，即为制造这些结构至少需要进行3次光刻，因此其制备工艺复杂。同时，栅绝缘层31覆盖了整个基底9，即栅绝缘层31在像素电极11处也有分布，而该位置的栅绝缘层31会影响透光，从而降低阵列基板的透过率。
技术实现思路
本专利技术所要解决的技术问题包括，针对现有的TN模式的阵列基板制备工艺复杂、透过率低的问题，提供一种制备工艺简单、透过率高的阵列基板及其制备方法、显示装置。解决本专利技术技术问题所采用的技术方案是一种阵列基板制备方法，其包括:步骤1:在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、像素电极的图形；其中，栅绝缘层不超出栅线和栅极的上方；步骤2:在完成前述步骤的基底上形成隔离层，在隔离层中形成与半导体层相连的源极过孔和漏极过孔，以及与像素电极相连的第一过孔；步骤3:在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形；其中，源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接，漏极通过第一过孔与像素电极电连接。其中，“构图工艺”包括形成膜层、涂布光刻胶、曝光、显影、刻蚀、剥离光刻胶等步骤，其可通过上述步骤除去膜层中不需要的部分，从而使膜层的剩余部分形成所需图形。其中，“阶梯曝光”是指对光刻胶层的不同位置进行不同程度的曝光，从而使显影后的光刻胶层在不同位置的厚度不同，以便完成后续的构图工艺。本专利技术的阵列基板制备方法中，栅线/栅极、栅绝缘层、半导体层、像素电极在同一次构图工艺中同时形成，即其只需要一次曝光(IMask)工艺，因此其制备工艺简单、效率高；同时，由于其阵列基板的栅绝缘层不超出栅极和栅线上方，故其像素电极处没有栅绝缘层，因此栅绝缘层不会对光的透过产生影响，透过率高。优选的是，所述步骤I具体包括:步骤11、在基底上依次形成透明导电材料层、绝缘材料层、半导体材料层、光刻胶层；步骤12、对光刻胶层阶梯曝光并显影，使栅极位置保留第一厚度的光刻胶层，栅线位置保留第二厚度的光刻胶层，像素电极位置保留第三厚度的光刻胶层，其余位置无光刻胶层，其中第一厚度大于第二厚度，第二厚度大于第三厚度；步骤13、除去无光刻胶区域的半导体材料层、绝缘材料层、透明导电材料层；步骤14、除去第三厚度的光刻胶层，使像素电极位置的半导体材料层暴露；步骤15、除去像素电极位置的半导体材料层、绝缘材料层，形成像素电极的图形；步骤16、除去厚度等于栅线位置剩余光刻胶层厚度的光刻胶层，使栅线位置的半导体层暴露；步骤17、除去栅线位置的半导体材料层，形成栅线的图形；步骤18、除去剩余的光刻胶层，形成栅极、栅绝缘层、半导体层的图形。进一步优选的是，所述步骤17具体包括:除去栅线位置的半导体材料层，并除去栅线位置的绝缘材料层，形成栅线的图形。进一步优选的是，所述步骤11还包括:在透明导电材料层和绝缘材料层间形成栅金属层；所述步骤13还包括:除去无光刻胶区域的栅金属层；所述步骤15还包括:除去像素电极位置的栅金属层。进一步优选的是，所述阶梯曝光通过灰度掩膜板或半色调掩膜板实现。优选的是，所述隔离层为平坦化层、钝化层、刻蚀阻挡层中的任意一种。进一步优选的是，所述隔离层为平坦化层，并由感光树脂材料制成。优选的是，所述半导体层由金属氧化物半导体材料制成。优选的是，所述步骤3具体包括:步骤31、形成源漏金属层；步骤32、形成光刻胶层并曝光，在相互分开的源极位置和漏极位置保留光刻胶层，其余位置无光刻胶层；其中，源极位置包括源极过孔，漏极位置包括漏极过孔和第一过孔；步骤33、除去无光刻胶层区域的源漏金属层，再除去光刻胶层，形成源极和漏极的图形。解决本专利技术技术问题所采用的技术方案是一种阵列基板，其包括栅极、栅线、栅绝缘层、半导体层、像素电极、隔离层、源极、漏极，且所述栅极、栅线包括透明导电材料层；所述栅绝缘层不超出栅线和栅极的上方；所述隔离层覆盖栅极、栅绝缘层、半导体层、栅线、像素电极；所述源极、漏极位于隔离层上方，并分别通过隔离层中的源极过孔、漏极过孔与半导体层电连接；漏极还通过隔离层中的第一过孔与像素电极电连接。本专利技术的阵列基板可用上述的方法制造，因此其制造方法简单，效率高；同时，其栅绝缘层不超出栅极和栅线上方，故其像素电极处没有栅绝缘层，因此栅绝缘层不会对光的透过产生影响，透过率高。优选的是，所述栅绝缘层和半导体层图形相同，且只位于栅极上方。优选的是，所述栅极、栅线还包括位于透明导电材料层上的栅金属层。优选的是，所述半导体层由金属氧化物半导体材料制成。优选的是，所述隔离层为平坦化层、钝化层、刻蚀阻挡层中的任意一种。进一步优选的是，所述隔离层为平坦化层，所述隔离层由感光树脂材料制成。优选的是，所述源极、漏极位于隔离层上。解决本专利技术技术问题所采用的技术方案是一种显示装置，其包括上述阵列基板。由于本专利技术的显示装置包括上述阵列基板，因此其制备工艺简单、效率高、透过率闻。其中，本专利技术的阵列基板制备方法、阵列基板、显示装置优选均是用于液晶显示的，即其阵列基板优选为TN型的液晶显示阵列基板，显示装置优选为TN型的液晶显示装置，但应当理解，本专利技术也可用于有机发光二极管(OLED)显示装置，即其阵列基板中的像素电极可相当于有机发光二极管的阳极或阴极。【专利附图】【附图说明】图1为现有的TN模式阵列基板的剖面结构示意图；图2为本专利技术的实施例2的阵列基板在制备过程中的一个俯视结构示意图；图3为图2的沿AA’面的剖面结构示意图；图4为本专利技术的实施例2的阵列基板在制备过程中的一个俯视结构示意图；图5为图4的沿AA’面的剖面结构示意图；图6为本专利技术的实施例2的阵列基板在制备过程中的一个俯视结构示意图；图7为图6的沿A本文档来自技高网...

【技术保护点】
一种阵列基板制备方法，其特征在于，包括：步骤1：在基底上通过使用阶梯曝光的构图工艺形成包括栅线、栅极、栅绝缘层、半导体层、像素电极的图形；其中，栅绝缘层不超出栅线和栅极的上方；步骤2：在完成前述步骤的基底上形成隔离层，在隔离层中形成与半导体层相连的源极过孔和漏极过孔，以及与像素电极相连的第一过孔；步骤3：在完成前述步骤的基底上通过构图工艺形成包括源极、漏极的图形；其中，源极、漏极分别通过源极过孔、漏极过孔与半导体层电连接，漏极通过第一过孔与像素电极电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘圣烈，崔承镇，金熙哲，宋泳锡，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：