缓冲电路以及缓冲电路的驱动方法技术

本发明专利技术提供一种缓冲电路（20）的驱动方法，所述缓冲电路（20）具有：输出端子（26）；第1晶体管（21），其连接于包含第1电压以及比第1电压低的第2电压的时钟信号的信号源（23），用于将第1电压供给到输出端子（26）；和第2晶体管（22），其连接于供给比第1电压低的第3电压的电压源（27），用于将第3电压供给到输出端子（26），所述驱动方法中，在时钟信号为所述第1电压的期间（C），使第1晶体管导通，在继第1电压的期间（C）之后的时钟信号为第2电压的期间，使第1晶体管（21）以及第2晶体管（22）导通。

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：柘植仁志，松井雅史，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：