一种跨电压域的电平转移电路制造技术

本发明专利技术公开了一种跨电压域的电平转移电路，属于电子电路技术领域。通过增加了2个构成相互耦合的正反馈结构的NMOS晶体管，当输入端信号供电电源被关断时，避免了电平转移电路中出现电压浮空节点导致输出信号的状态发生翻转；通过引入控制信号和逻辑门模块，能够可靠的实现当输入端信号供电电源被关断后再次重新启动时跨电压域的信号传送和锁定，提高了电平转移的稳定可靠性。

【技术实现步骤摘要】
一种跨电压域的电平转移电路
本专利技术属于电子电路领域，尤其涉及一种跨电压域的电平转移电路。
技术介绍
在混合信号设计中，一个常见的问题就是如何处理数字信号域和模拟信号域间的信号传递。这之所以成为一个问题，关键在于数字信号域和模拟信号域通常连接到不同的电源电压源，所以首先需要处理的就是不同电压域间信号传递时的电平转移问题。以数字信号域-->模拟信号域为例，传统的电平转移电路如下图1所示，图1中VDDD表示数字信号域的供电电源电压信号，VDDA表示模拟信号域的供电电源电压信号，数字信号域的输入信号INPUT经由该电平转移电路后信号摆幅发生改变，将转换成为模拟信号域的信号OUTPUT作为输出。该电平转移电路有一个明显的问题是当系统出于某种应用要求需要关掉数字信号域的供电电源电压VDDD时，图1中的2只NMOS晶体管MN1和MN2的栅极就会因为失去偏置电压而处于关断状态；此时，模拟信号域的供电电压VDDA仍然存在，假定VDDD关闭过程中输出信号OUTPUT的状态不会发生变化，但由于MN1和MN2处于关断状态，故晶体管MP1和MP2的漏端到地都处于高阻状态。由于晶体管都存在关断漏电流，且此电流随温度升高而迅速增加，所以一旦MP1、MN1支路和MP2、MN2支路间出现某种扰动失去原有偏置的平衡状态就会出现MN1和MP1，以及MN2和MP2之间连接节点可能存在的浮空状态电压，从而导致该电路输出信号OUTPUT的状态发生翻转。同理，当信号从模拟信号域-->数字信号域时也存在同样的问题。即当信号输入端的供电电源被关断时，会导致输出信号OUTPUT的状态发生翻转。此外，当信号输入端的供电电源重新上电时，电平转移电路输出端信号可靠性也会变差。
技术实现思路
有鉴于此，本专利技术要解决的技术问题是提供一种更为可靠的跨电压域信号传送和保持的电平转移电路，以解决电压信号在跨数字域和模拟域传输过程中，一旦遇到发送端所在域电压的供电电源被关断出现电压浮空节点导致输出信号OUTPUT的状态发生翻转，以及发送端所在域电压重新上电时会出现电平转移电路输出端信号可靠性变差的问题。本专利技术解决上述技术问题所采用的技术方案如下：本专利技术提供的一种跨电压域的电平转移电路包括：反相器INV1、2个N型晶体管MN1和MN2、2个P型晶体管MP1和MP2，其中：反相器INV1，输入端接输入信号INPUT，电源端接输入电压域的供电电源，接地端接地，输出端接N型晶体管MN1的栅端；N型晶体管MN1，栅端接反相器INV1的输出端，漏端接P型晶体管MP1的漏端以及P型晶体管MP2的栅端，接地端接地；N型晶体管MN2，栅端接输入信号INPUT，漏端接P型晶体管MP1的栅端和P型晶体管MP2漏端，接地端接地；P型晶体管MP1，源端接输出电压域的供电电源、栅端接N型晶体管MN2的漏端，漏端接输出信号OUTPUT；P型晶体管MP2，源端接输出电压域的供电电源、栅端接输出信号OUTPUT,漏端N型晶体管MN2的漏端；该电路还包括2个N型晶体管MN3和MN4，其中：N型晶体管MN3，漏端接N型晶体管MN1的漏端、N型晶体管MN4的栅端、P型晶体管MP1的漏端以及P型晶体管MP2的栅端，栅端接N型晶体管MN2的漏端、N型晶体管MN4的漏端以及P型晶体管MP2的漏端和P型晶体管MP1的栅端，接地端接地；N型晶体管MN4，栅端接N型晶体管MN1和N型晶体管MN3的漏端，漏端接N型晶体管MN3的栅端、N型晶体管MN2的漏端以及P型晶体管MP1的栅端和P型晶体管MP2漏端，接地端接地。优选地，该电路还包括:逻辑门模块，输入端连接输出信号OUTPUT和控制信号INI_DONE，输出端输出最终输出信号OUT。优选地，逻辑门模块为与逻辑门。优选地，与逻辑门之后还串联一个反相器。优选地，所述控制信号INI_DONE为输入端信号产生模块初始化完成的标识。优选地，，所述控制信号INI_DONE为输入端供电电源成功建立的标识。本专利技术实施例的跨电压域的电平转移电路，通过增加了2个构成相互耦合的正反馈结构的NMOS晶体管，当输入端信号供电电源被关断时，避免了电平转移电路中出现电压浮空节点导致的输出信号OUTPUT的状态发生翻转；通过引入控制信号和一个逻辑门模块，能够可靠的实现当输入端信号供电电源被关断并再次重新启动时跨电压域的信号传送和锁定，更提高了电平转移的稳定可靠性。附图说明图1为本专利技术相关技术提供的一种的电平转移电路的结构图。图2为本专利技术实施例一提供的一种跨电压域的电平转移电路的结构图。图3为本专利技术实施例一提供的一种数字域电源电压从关断到再次完成上电初始化的信号时序图。图4为本专利技术优选实施例二提供的另一种跨电压域的电平转移电路的结构图。图5为本专利技术优选实施例三提供的又一种跨电压域的电平转移电路的结构图。图6为本专利技术优选实施例二和三中输入端电源电压从关断到再次完成上电初始化的信号时序图。具体实施方式为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。为了便于理解和描述，后面的实施例中按如下约定进行：电平转移电路的输入信号INPUT位于数字信号域，其供电电源电压为VDDD；电平转移电路的输出信号OUT以及中间电路输出信号OUTPUT均位于模拟信号域，其供电电源电压为VDDA。输入信号INPUT穿越不同信号域时遇到VDDD先关断，然后再次启动上电的情况，且此过程中VDDA一直保持稳定。实施例一如图2为所示本专利技术实施例提供的一种跨电压域的电平转移电路的结构图，该电路包括：反相器INV1、4个N型晶体管MN1、MN2、MN3和MN4、2个P型晶体管MP1和MP2，其中：反相器INV1，输入端接输入信号INPUT，电源端接数字域的供电电源电压VDDD，接地端接地，输出端接N型晶体管MN1的栅端；N型晶体管MN1，栅端接反相器INV1的输出端，漏端接N型晶体管MN3的漏端、N型晶体管MN4的栅端、P型晶体管MP1的漏端以及P型晶体管MP2的栅端，接地端接地；N型晶体管MN3，漏端接N型晶体管MN1的漏端、N型晶体管MN4的栅端、P型晶体管MP1的漏端以及P型晶体管MP2的栅端，栅端接N型晶体管MN2的漏端、N型晶体管MN4的漏端以及P型晶体管MP2的漏端和P型晶体管MP1的栅端，接地端接地；N型晶体管MN2，栅端接输入信号INPUT，漏端接N型晶体管MN3的栅端、N型晶体管MN4的漏端以及P型晶体管MP1的栅端和P型晶体管MP2漏端，接地端接地；N型晶体管MN4，栅端接N型晶体管MN1和N型晶体管MN3的漏端，漏端接N型晶体管MN3的栅端、N型晶体管MN2的漏端以及P型晶体管MP1的栅端和P型晶体管MP2漏端，接地端接地；P型晶体管MP1，源端接模拟域的供电电源电压VDDA、栅端接N型晶体管MN2的漏端，漏端接输出信号OUTPUT；P型晶体管MP2，源端接模拟域的供电电源电压VDDA、栅端接输出信号OUTPUT,漏端N型晶体管MN2的漏端。本实施例提供的跨电压域的电平转移电路，相对于图1的电平转移电路来说，增加了2个NMOS晶体管MN3和MN4。本文档来自技高网...

【技术保护点】
一种跨电压域的电平转移电路，该电路包括：反相器INV1、2个N型晶体管MN1和MN2、2个P型晶体管MP1和MP2，其中：反相器INV1，输入端接输入信号INPUT，电源端接输入电压域的供电电源，接地端接地，输出端接N型晶体管MN1的栅端；N型晶体管MN1，栅端接反相器INV1的输出端，漏端接P型晶体管MP1的漏端以及P型晶体管MP2的栅端，接地端接地；N型晶体管MN2，栅端接输入信号INPUT，漏端接P型晶体管MP1的栅端和P型晶体管MP2漏端，接地端接地；P型晶体管MP1，源端接输出电压域的供电电源、栅端接N型晶体管MN2的漏端，漏端接输出信号OUTPUT；P型晶体管MP2，源端接输出电压域的供电电源、栅端接输出信号OUTPUT,漏端N型晶体管MN2的漏端；其特征在于，该电路还包括2个N型晶体管MN3和MN4，其中：N型晶体管MN3，漏端接N型晶体管MN1的漏端、N型晶体管MN4的栅端、P型晶体管MP1的漏端以及P型晶体管MP2的栅端，栅端接N型晶体管MN2的漏端、N型晶体管MN4的漏端以及P型晶体管MP2的漏端和P型晶体管MP1的栅端，接地端接地；N型晶体管MN4，栅端接N型晶体管MN1和N型晶体管MN3的漏端，漏端接N型晶体管MN3的栅端、N型晶体管MN2的漏端以及P型晶体管MP1的栅端和P型晶体管MP2漏端，接地端接地。...

【技术特征摘要】
1.一种跨电压域的电平转移电路，该电路包括：反相器INV1、2个N型晶体管MN1和MN2、2个P型晶体管MP1和MP2，其中：反相器INV1，输入端接输入信号INPUT，电源端接输入电压域的供电电源，接地端接地，输出端接N型晶体管MN1的栅端；N型晶体管MN1，栅端接反相器INV1的输出端，漏端接P型晶体管MP1的漏端以及P型晶体管MP2的栅端，接地端接地；N型晶体管MN2，栅端接输入信号INPUT，漏端接P型晶体管MP1的栅端和P型晶体管MP2漏端，接地端接地；P型晶体管MP1，源端接输出电压域的供电电源、栅端接N型晶体管MN2的漏端，漏端接输出信号OUTPUT；P型晶体管MP2，源端接输出电压域的供电电源、栅端接输出信号OUTPUT,漏端N型晶体管MN2的漏端；其特征在于，该电路还包括2个N型晶体管M...

【专利技术属性】
技术研发人员：陈松涛，詹昶，皮涛，
申请(专利权)人：深圳市汇顶科技股份有限公司，
类型：发明
国别省市：