具有栅电极的碳化硅半导体器件制造技术

根据一个实施例，一种半导体器件，其具有包含碳化硅的半导体衬底，在第一表面上、在该衬底的一部分上附设栅电极，在该衬底的第二表面上附设漏电极。在栅电极上附设有介电层以及在介电层上面、之内、或之下附设有矫正层，其中该矫正层配置成缓解负偏压温度不稳定性，保持小于约1伏的阈值电压的变化。在矫正层上附设源电极，其中源电极电耦合到半导体衬底的接触区域。

【技术实现步骤摘要】
【国外来华专利技术】具有栅电极的碳化硅半导体器件相关申请的交叉引用本专利申请要求如下美国临时专利申请的权益和优先权：2011年3月28日提交的美国临时专利申请序列号61/468294、2011年3月28日提交的美国临时专利申请序列号61/468327、2011年3月28日提交的美国临时专利申请序列号61/468348、2011年3月28日提交的美国临时专利申请序列号61/468367，所有这些专利申请通过引用并入本文。
技术介绍
偏压温度不稳定性（BTI）是指有关于某些半导体器件出现的现象并且被视为稳定性的最关键要素之一。此情况在负偏压、上升的温度和长期操作的状况下尤其显著。在硅（Si）半导体领域中，此长期存在的BTI问题已显露多年，并已有大量研究和多种设计来缓解Si器件中的此问题。在快速增长的碳化硅（SiC）领域中，偏压温度不稳定性正在产生稳定性、性能限制和产品鉴定的主要问题。例如，以在SiC器件中观察到强负偏压温度不稳定性（NBTI），这导致绝对阈值电压中的显著下降，以致于常态关断的器件变成常态导通（在0伏的栅源电压时导通）。NBTI问题已经记录，但是仍需要一个业界解决方案。虽然在Si器件市场中，许多实例已缓解BTI问题，或对于Si影响很小，但是Si器件与SiC器件之间仍存在显著的行为差异，使得用于缓解Si中的问题的机制不容易转移到SiC。虽然SiC社区终将达成有关NBTI问题的根本原因的共识，但是这一般归因于介面捕获或氧化物电荷的存在，并且可能由在高温下以及长期在偏压状况下操作器件而引起。无论BTI的起因，其效应显然是可论证的。例如，对于通过在栅极至源极上施加的负偏压操作的金属氧化物半导体（MOS）器件，阈值电压下降使得NBTI的效应突显。当装置在负偏压下且遇到上升的温度时，阈值电压不稳定性更为明显。又如，包括碳化硅金属氧化物半导体场效应晶体管（MOSFET）的MOSFET在遇到组合的电压和温度应力施加时存在阈值电压中的移位。因此，阈值电压的移位和NBTI使得可靠性问题加剧，阻碍产品采用，尤其阻碍将SiC器件引入SiC器件具有独特操作特征、能够在更高温度下操作以及能够实现创新应用的新市场应用并尤其阻碍SiC器件在该新市场应用中进行利用。
技术实现思路
一个实施例是半导体器件，其具有带第一表面和第二表面的包含碳化硅的半导体衬底。在衬底的第一表面的一部分上附设有栅电极，以及在衬底的第二表面上附设有漏电极，其中栅电极上附设介电层，从而覆盖栅电极。围绕介电层附设有矫正层（remediallayer），其中该矫正层配置成减轻负偏压温度不稳定性，使得阈值电压中的变化小于约1伏。在一个示例中，阈值电压中的变化发生在栅极至源极电压偏压下以及漏电流约为10微安，其中VDS=0.1V。在矫正层上附设源电极，其中该源电极（如铝、铜及其混合物）电耦合到半导体衬底的接触区域。可以将该器件器件设计为金属氧化物半导体场效应晶体管（MOSFET）、绝缘栅双极晶体管（IGBT）、MOS控制的晶闸管和栅控晶闸管。在一个示例中，矫正层包括钛。在另一个示例中，矫正层包含铟（In）、镍（Ni）、钼（Mo）、钨（W）、金（Au）、铜（Cu）、钽（Ta）、铂（Pt）及其混合物的至少其中之一。再有，可以在矫正层与介电层之间使用粘合层。矫正层典型地配置成提供介电层的连续共形覆盖。在某些应用中，矫正层包括导电金属并提供介电层的连续共形覆盖以及用作接触区域和源电极之间的导体。该器件还可以在覆盖接触区域的一部分的衬底的第一表面上包括接触层，其中矫正层延伸以覆盖接触层的至少一部分并用作接触层与源电极之间的导体。在不期望矫正层用作接触区域的导体的另一个示例中，矫正层包括二氧化硅（SiO2）、氮化硅（SiNx）和多晶硅的至少其中之一。矫正层可以具有小于约300nm的厚度，以及在一些情况中小于约20nm的厚度。虽然该器件在正常温度范围下操作，但是该器件还配置成在更高温度下操作并保持VTH。例如，该器件在高于125摄氏度、高于175摄氏度的温度下操作，以及甚至在高于300摄氏度的温度下操作。栅电极可以包括多晶硅层和低电阻层。在栅电极与衬底的第一表面之间，还可以有绝缘层，也称为栅极氧化层，其中该绝缘层可以是二氧化硅。在一个示例中，低电阻层包含金属和硅化物的至少其中之一。根据一个实施例，金属氧化物半导体场效应晶体管（MOSFET）器件包括栅电极，该栅电极具有衬底，该衬底包括碳化硅且具有支承栅电极且定义表面法线方向的表面。该衬底具有漂移区域和阱区域，该漂移区域包括第一掺杂物类型，以便具有第一导电率类型，该阱区域与漂移区域相邻且最接近表面，其中该阱区域包含第二掺杂物类型，以便具有第二导电率类型，以及其中该阱区域包括最接近栅电极附设的沟道区域。有与阱区域相邻的源极接触区域，以及该源极接触区域具有第一导电率类型。围绕栅电极及在衬底表面的一部分上附设层间电介质，该衬底表面的一部分具有覆盖源极接触区域的一部分的接触层。矫正层附设在层间电介质上方且与衬底表面的一部分接触，其中该矫正层提供层间电介质的连续共形覆盖。在矫正层上方附设有源电极且源电极与源极接触区域电接触。在一个示例中，该器件还在衬底内包括与源极接触区域相邻的第二导电率类型的体接触区域，其中接触层基本覆盖体接触区域和源极接触区域的一部分，以及其中源电极与体接触区域电接触。又一个实施例是一种半导体器件，其具有栅电极，该栅电极具有衬底，该衬底包括碳化硅且定义支承栅电极且定义表面法线方向的主表面。在衬底主表面的一部分上、衬底与栅电极之间附设栅极绝缘层，以及介电层附设在栅电极上方并附设到衬底的主表面的相邻部分上。衬底的主表面的一部分上方附设有接触层。矫正层附设在介电层上方并附设到衬底的主表面的一部分上。第二电极在矫正层上方延伸，其中第二电极与接触层电接触。在一个示例中，矫正层的至少一部分附设在第二电极与接触层之间。在一个示例中，该半导体器件选自如下组成的组：垂直金属氧化物半导体场效应晶体管（MOSFET）、侧向MOSFET、绝缘栅双极晶体管（IGBT）、MOS控制的晶闸管和栅控晶闸管。结合附图从下文对本公开多种方面的详细描述中将显见到本公开的这些和其他方面、特征及优点。附图说明当参考附图阅读下文详细描述时，将更好地理解本文描述的实施例，在所有附图中，相似的符号表示相似部件，其中：图1是根据示例实施例配置的MOSFET的示意剖面图；图2A是图1的MOSFET的标记为“2”的区域的示意剖面图，其图示经由MOSFET的电流路径；图2B是图1的MOSFET的标记为“2”的区域的示意剖面图，其图示MOSFET的另一个实施例；图3是常规MOSFET的示意剖面图；图4是电压和温度应力施加之前和之后如图3中的常规MOSFET的漏电流作为栅电压的函数的曲线图；图5是电压和温度应力施加之前和之后包括矫正层的图1中的MOSFET的漏电流作为栅电压的函数的曲线图；图6是电压和温度应力施加之前和之后包括矫正层的图1中的MOSFET的漏电流作为栅电压的函数的曲线图；图7是NBIT问题背后的原理的示意图说明；图8是实际MOSFET器件的剖面图透视，其图示根据一个实施例的构成元件；以及图9是图示根据一个实施例的、用于形成具有降低的负偏压温度不稳定性的半导体器件的过程步骤的流本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2011.03.28 US 61/468,367;2011.03.28 US 61/468,294;1.一种半导体器件，包括：包含碳化硅的半导体衬底，所述衬底具有第一表面和第二表面；栅电极，所述栅电极附设在所述衬底的所述第一表面的一部分上；漏电极，所述漏电极附设在所述衬底的所述第二表面上；介电层，所述介电层附设在所述栅电极上；矫正层，所述矫正层围绕所述介电层附设，其中所述矫正层配置成缓解负偏压温度不稳定性，以使阈值电压的变化小于1伏；以及源电极，所述源电极附设在所述矫正层上，其中所述源电极电耦合到所述半导体衬底的接触区域。2.如权利要求1所述的器件，其中所述矫正层附设在所述介电层上，以及所述矫正层包含钛（Ti）。3.如权利要求1所述的器件，其中所述矫正层附设在所述介电层上，以及所述矫正层包含铟（In）、镍（Ni）、钼（Mo）、钨（W）、金（Au）、铜（Cu）、钽（Ta）、铂（Pt）及其混合物的至少其中之一。4.如权利要求3所述的器件，其中所述矫正层还包括所述矫正层和所述介电层之间的粘合层。5.如权利要求1所述的器件，其中所述矫正层包括二氧化硅（SiO2）、氮化硅（SiNx）和多晶硅的至少其中之一。6.如权利要求5所述的器件，其中所述矫正层附设在所述介电层上、所述介电层内或所述介电层下。7.如权利要求1所述的器件，其中所述源电极包含铝（Al）、铜（Cu）及其混合物的至少其中之一。8.如权利要求1所述的器件，其中所述矫正层具有小于300nm的厚度。9.如权利要求1所述的器件，其中所述矫正层具有小于20nm的厚度。10.如权利要求1所述的器件，其中所述矫正层配置成提供所述介电层的连续共形覆盖。11.如权利要求1所述的器件，还包括所述衬底的所述第一表面上的接触层，所述接触层覆盖所述接触区域的一部分，其中所述矫正层延伸以覆盖所述接触层的至少一部分并用作所述接触层与所述源电极之间的导体。12.如权利要求1所述的器件，其中所述阈值电压的所述变化发生在栅极至源极电压偏压下以及在VDS=0.1V下漏电流为10毫安时。13.如权利要求1所述的器件，其中所述器件在高于125摄氏度的温度下操作。14.如权利要求1所述的器件，其中所述器件在高于175摄氏度的温度下操作。15.如权利要求1所述的器件，其中所述器件在高于300摄氏度的温度下操作。16.如权利要求1所述的器件，其中所述源电极的一部分附设在所述衬底的所述第一表面的一部分上。17.如权利要求1所述的器件，其中所述栅电极包含多晶硅层和低电阻层。18.如权利要求1所述的器件，还包括所述栅电极与所述衬底的所述第一表面之间的绝缘层，其中所述绝缘层是二氧化硅（SiO2）。19.如权利要求17所述的器件，其中所述低电阻层包含金属和硅化物的至少其中之一。20.如权利要求1...

【专利技术属性】
技术研发人员：SD阿瑟，TL约翰逊，JD迈克尔，JA弗兰黑泽，DA利利恩菲尔德，KS马托查，WG豪金斯，
申请(专利权)人：通用电气公司，
类型：
国别省市：