用于衬底电位的区域由相对于栅极电极在沟道长度方向上一个位置的n型阱形成，并且该位置设在沟道宽度方向上的漏极区域之间。n型接触区域具有的n型杂质浓度高于在该区域中提供的杂质浓度。接触区域设置为以一定的距离远离漏极区域以在该区域和漏极区域之间获得希望的PN结的击穿电压。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】用于衬底电位的区域由相对于栅极电极在沟道长度方向上一个位置的n型阱形成，并且该位置设在沟道宽度方向上的漏极区域之间。n型接触区域具有的n型杂质浓度高于在该区域中提供的杂质浓度。接触区域设置为以一定的距离远离漏极区域以在该区域和漏极区域之间获得希望的PN结的击穿电压。【专利说明】半导体装置相关申请的交叉引用本申请要求2011年3月14日提交日本专利局的日本专利申请N0.2011-056008的优先权，其内容通过弓I用结合于此。
本专利技术涉及半导体装置，更具体而言，涉及具有MOS晶体管的半导体，其具有--第二导电类型的源极和漏极区域，源极和漏极区域彼此以间隔隔开，并且形成在第一导电类型的半导体层上；第一导电类型的沟道区域，其形成在源极和漏极区域之间；以及栅极电极，其形成在沟道区域上，栅极电极和沟道区域之间具有栅极绝缘体膜。
技术介绍
称为“驱动器晶体管”的晶体管公知为MOS晶体管。在MOS晶体管中，具有大沟道宽度(W)和大输出电流的晶体管通常称为“驱动器晶体管”。图8示出根据现有技术的驱动器晶体管的示意性平面图和截面图。截面图为沿着平面图的位置X-X的视图。LOCOS (硅的局部氧化)氧化膜103形成在p型硅衬底101的表面中，以限定要形成的驱动器晶体管的位置。η型阱105形成在P型硅衬底101的位置。由P型杂质扩散层组成的多个源极区域107s和漏极区域107d被提供在η型阱105中。源极区域107s和漏极区域107d彼此隔开且以交替的位移布置。由多晶硅制作的栅极电极111形成在源极区域107s和漏极区域107d之间的η型阱105上，栅极电极111和η型阱 105之间具有栅极绝缘体膜109。栅极电极111形成在源极区域107s和漏极区域107d之间的位置。图8示出了具有四个栅极电极的晶体管，但是通常提供成打的栅极电极以便设计大沟道宽度。由η型杂质扩散层制作的用于衬底电位的接触区域107b (在下文“用于衬底电位的接触区域”称为“接触区域”)以围绕其中形成源极区域107s和漏极区域107d的位置的方式提供在η型阱105中。接触区域107b是为了获得衬底电位(即η型阱105的电位)的区域。层间介电膜(图中未示出)形成在全部硅衬底I上，并且包含其中形成源极区域107s、漏极区域107d、栅极电极111和接触区域107b的区域。接触113s形成在源极区域107s上。接触113d形成在漏极区域107d上。接触113b形成在接触区域107b上。接触形成在栅极电极111上的图中未示出的区域中。这些接触由导电材料制作。多个源极区域107s被供电且全部设定为相同的预定电位。多个漏极区域107d被供电且全部设定为相同的预定电位。多个栅极电极111被供电且全部设定为具有相同的预定电位。接触区域107b被供电且设定为与源极区域107s或漏极区域107d相同的电位。或者，接触区域107b被供电且设定为与源极区域107s和漏极区域107d不同的另一个电位。如图8所示，驱动器晶体管的特征在于源极区域107s和漏极区域107d以交替的位移设置在栅极电极111的两侧。一旦驱动器晶体管已经为“on”(能输送电流的状态)，则在箭头的方向上输送电流，如图8的截面图所示。总之，一个源极区域107s和一个漏极区域107d作用在两个栅极电极111、111上，从而能够实现在小面积上携载大电流的设计。这里，将描述接触区域107b的任务。接触区域107b设置为给η型阱105提供预定的电位。在该现有技术中，说明给接触区域107b和η型阱105提供接地电位(电位为0V)的情况。如果给接触区域107b提供接地电位，则所有的接触区域107b和η型阱105理论上应接地。然而，在实际的驱动器晶体管中会发生如下说明的现象。如前所述，驱动器晶体管因需要传输大电流有时设计有非常宽的沟道宽度，例如，在100,000微米以上。在此情况下，不仅加大了沟道宽度(图8中的垂直方向)，而且加大了沟道长度(图8中的横向方向)。结果，驱动器晶体管的布置范围变得非常大。如果加大驱动器晶体管的布置范围，公知的是衬底电位在远离接触区域107b的位置变成脱离理想状态，这是由于衬底电位受碰撞电离的影响，其主要由η型阱105的大电阻滋生。图9是示出在现有技术的驱动晶体管中存在的问题的示意性平面图和截面图。为了方便起见，平面图中仅示出.了要形成驱动器晶体管位置的接触区域107b。如图9所示，η型阱105的衬底电阻115由于衬底电位受碰撞电离的影响而很大，从而衬底电位在远离接触区域107b的位置增高。此现象在距接触区域107b最远的位置非常显著，即靠近其中形成驱动器晶体管的位置的中间。如果衬底电位因衬底电位的不适当定位而增加，则源极区域107s处的电位和衬底电位变成具有正偏压方向的电位，并且驱动器晶体管内的寄生双极晶体管由于电流流动开始起作用，结果，有时在源极和漏极区域107s、107d之间流过很大的电流且驱动器晶体管导致热击穿。寄生双极晶体管引起的热击穿是晶体管的致命缺陷。在此情况下，不仅存在装置击穿的风险，而且存在IC (集成电路)着火以及产生的烟雾导致严重事故的风险。因此，必须认真处理寄生双极晶体管。已经知晓防止寄生双极晶体管起作用的几种方法。作为在不修改晶体管结构的情况下处理的方法之一，下面说明电路布置的对策。图10示出了用于说明根据现有技术的驱动晶体管的另一个示例的示意性平面图和截面图。截面图是沿着平面图中的γ、γ表示的位置的视图。这将作为也在驱动器晶体管内提供接触区域的方法通过参考图10进行说明(例如见专利文件1:JPA H06-275802)。如图10所示，在其中形成驱动器晶体管的中间处的源极区域107s分成例如两个区域107s-l、107s-2。接触区域107b-l加到两个区域107s_l、107s_2之间的区域。因此，远离边缘的周围，在其中形成驱动器晶体管的中间也可以防止衬底电位的增高。结果，寄生双极晶体管几乎不起作用。图11示出了用于说明根据现有技术的驱动器晶体管的再一个示例的示意性平面图和截面图。截面图是沿着平面图中Z、z表示的位置的视图。作为也在源极区域内提供接触区域的方法，下面将参考图11说明防止寄生双极晶体管起作用的另一个方法(例如，见专利文件 2:JPA H08-288401)。如图11所示，接触区域107b_2形成在源极区域107s的部分上。与图10所示的现有技术的区别是原始的源极区域107s (p型扩散层区域)邻接接触区域107b-2 (η型扩散层区域)。这样，其η型和P型扩散层区域通过在相同的区域中彼此邻接而形成的源极称为“对接源极”。接触区域107b_2经由接触113b电连接到金属配线层(图中未示出)，其由源极区域107s和接触113s电连接。总之，源极区域107s和接触区域107b、107b-2全部设定为相同的电位。接触113b形成在接触区域107b_2上。而且，接触113b有时形成为从接触区域107b-2之上到源极区域107s之上跨过(例如，见专利文件3 JPA2009-21464、专利文件4:JPA H09-23006 以及专利文件 5: JPB2939563)。然而，在图10所示的现有技术中，接触区域107b_l加到其中形成本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：大塚正也，
申请(专利权)人：株式会社理光，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。