一种降低芯片应力的结构与其制造方法技术

本发明专利技术公开了一种降低芯片应力的结构与其制造方法，结构包含一导通孔、多个加固基座、以及多个座体。多个加固基座邻近并环绕于导通孔；多个座体邻近并环绕于导通孔，且座体设置于加固基座的一侧边。其中，加固基座或座体与导通孔并无连结。通过本发明专利技术的加固基座、座体、以及加固连线等结构，并将其设置于导通孔邻近区域且环绕导通孔，来增加芯片的横向刚性与纵性刚性，避免芯片因翘曲现象而破坏。

【技术实现步骤摘要】

【技术保护点】
一种降低芯片应力的结构，其特征在于，所述结构包含：一导通孔；多个加固基座，邻近并环绕于所述导通孔；以及多个座体，邻近并环绕于所述导通孔，且所述座体设置于所述加固基座的一侧边；其中，所述加固基座或所述座体与所述导通孔无连结。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：蔡念豫，俞浩，钱睿宏，张世杰，
申请(专利权)人：张世杰，
类型：发明
国别省市：