振荡电路、集成电路及异常检测方法技术

本发明专利技术涉及振荡电路、集成电路及异常检测方法。在根据子振荡电路的振荡频率而预先决定的期间，将主振荡电路的高速时钟个数的下限值以及上限值分别预先存储于下限值寄存器以及上限值寄存器。在第1异常检测部中，在与高速时钟和低速时钟对应的期间，利用计数器对高速时钟进行计数，利用比较器（42）对计数值和上限值进行比较，在超过上限值的情况下，视为异常。利用比较器（38）对与计数值对应的寄存器的输出值和下限值进行比较，在比下限值小的情况下，视为异常。在第2异常检测部中，在与低速时钟对应的定时获取利用分频器对高速时钟进行分频后的分频时钟的移位寄存器的输出值的各位为全部相同的值的情况下，由振荡确认电路视为异常。

【技术实现步骤摘要】
振荡电路、集成电路及异常检测方法
本专利技术涉及振荡电路、集成电路及异常检测方法。
技术介绍
一般来说，内置振荡电路的IC(集成电路)构成为内置1个系统的振荡电路，以在该振荡电路中生成的时钟动作。像这样内置振荡电路的IC通过在振荡电路中生成的时钟动作，存在因IC的异常等引起振荡电路的振荡停止，或振荡频率异常的情况下，不进行正常动作，作为系统引起致命性问题的可能性。因此，需要检测出振荡电路的动作异常的技术。例如，考虑内置WDT(看门狗定时器)等的具有自动复位功能的监视定时器。然而在这样的情况下，若WDT的时钟停止，则也不能够进行基于WDT的自动复位。因此，作为检测振荡电路的异常的其他的技术，例如有专利文献1以及专利文献2等所记载的技术。在专利文献1以及专利文献2所记载的技术中记载有如下技术，即，利用从异常检测用的子振荡电路输出的异常检测用的时钟，进行输出用于内部电路的动作的时钟的主振荡电路的异常检测。专利文献1：日本特开平6－83474号公报专利文献2：日本特开平8－76877号公报然而，在专利文献1以及专利文献2所记载的技术中，存在子振荡电路停止的情况下，主振荡电路异常时，不能够进行该异常的检测的问题。因此，本专利技术者们为了检查子振荡电路，研究在具备主振荡电路和子振荡电路的振荡电路中新设置子振荡电路检查用的振荡电路。然而，若新设置子振荡电路检查用的振荡电路，则作为振荡电路整体不能实现小型化，另外，作为新的问题点，发现了还需要进一步把握新设置的子振荡电路检查用的振荡电路的动作状态。
技术实现思路
本专利技术是为了解决上述的问题而提出的，目的在于提供即便在子振荡电路停止的情况下，也能够进行异常检测，且能够实现振荡电路自身的小型化的振荡电路、集成电路以及异常检测方法。为了实现上述目的，技术方案1所记载的振荡电路具备：主振荡电路，其向内部电路输出规定的主时钟；子振荡电路，其输出与上述主振荡电路不同的频率的子时钟；第1异常检测单元，其在根据从上述子振荡电路输出的子时钟而预先规定的期间内，根据从上述主振荡电路输出的主时钟的个数来检测异常；第2异常检测单元，其根据对从上述主振荡电路输出的主时钟进行分频后的分频时钟和从上述子振荡电路输出的子时钟来检测异常。技术方案6所记载的集成电路具备：具有检测自身的异常的功能的上述技术方案1至上述技术方案5中任意一项所述的振荡电路；和根据从上述振荡电路所具备的主振荡电路输出的主时钟而进行动作的内部电路。在技术方案7所记载的异常检测方法中，具备如下工序：针对具备向内部电路输出规定的主时钟的主振荡电路和输出与上述主振荡电路不同的频率的子时钟的子振荡电路的振荡电路，存储与从上述子振荡电路输出的上述子时钟对应的定时的、从上述主振荡电路输出的主时钟被分频后的上述分频时钟的电平的工序；在存储的上述分频时钟的电平为预先规定的次数、同电平的情况下，作为异常检测为上述主振荡电路停止振荡的工序。在技术方案8所记载的异常检测方法中，具备如下工序：针对具备向内部电路输出规定的主时钟的主振荡电路和输出与上述主振荡电路不同的频率的子时钟的子振荡电路的振荡电路，在根据从上述子振荡电路输出的子时钟而预先规定的期间内，获取从上述主振荡电路输出的主时钟的个数的工序；对获取的主时钟的个数和预先存储于存储单元的上限值进行比较，在上述主时钟的个数超过上限值的情况下，检测为异常的工序；对获取的主时钟的个数和预先存储于存储单元的下限值进行比较，在上述主时钟的个数小于下限值的情况下，检测为异常的工序。根据本专利技术，起到即便在子振荡电路停止的情况下，也能够进行异常检测，且能够实现振荡电路自身的小型化的效果。附图说明图1是表示本实施方式的集成电路的概要构成的一个例子的概要构成图。图2是表示本实施方式的振荡电路的概要构成的一个例子的概要构成图。图3是本实施方式的主振荡电路以及子振荡电路的正常动作时的时序图的一个例子。图4是本实施方式的主振荡电路的振荡异常的动作时的时序图的一个例子。图5是本实施方式的子振荡电路的振荡异常的动作时的时序图的一个例子。图6是本实施方式的子振荡电路的振荡停止的动作时的时序图的一个例子。图7是本实施方式的主振荡电路的振荡停止的动作时的时序图的一个例子。图8是总结了本实施方式的主振荡电路以及子振荡电路的异常和比较器(38)、比较器(42)以及振荡确认电路中的异常(NG)的检测的关系的图。具体实施方式以下，参照附图，对本实施方式的集成电路以及具有自身诊断功能的振荡电路进行说明。以下，针对主振荡电路30以及子振荡电路50的异常，分为振荡异常和起动停止二种状态进行说明。此外，在本实施方式中，振荡异常不是振荡停止，而是指与规定的频率相比，振荡频率高或者低的状态的异常。首先，对具备本实施方式的振荡电路的集成电路(IC)的概要构成进行说明。图1示出本实施方式的集成电路的概要构成的一个例子。本实施方式的集成电路10具备内部电路12、内部电路动作控制部14以及振荡电路20。该集成电路10基于从外部的MCU(微处理器)8输入的控制信号来控制动作。振荡电路20是具有针对异常的自身诊断功能的振荡电路。振荡电路20具备：具备主(高速)振荡电路30的第1异常检测部22；具备子(低速)振荡电路50的第2异常检测部24；OR电路26，详细内容后述。从振荡电路20向内部电路动作控制部14输出异常检测信号。在本实施方式的振荡电路20中，若检测出主振荡电路30以及子振荡电路50的至少一方的异常，则将检测出异常的情况通知给内部电路动作控制部14。另外，向内部电路12供给从主振荡电路30输出的高速时钟。内部电路12根据该高速时钟进行规定的动作。此外，只要是像这样根据从主振荡电路30供给的高速时钟进行规定的动作，则不对内部电路12的构成、功能等进行特别限定。内部电路动作控制部14具有控制内部电路12的动作的功能，例如，由控制电路、CPU等构成。本实施方式的内部电路动作控制部14若从振荡电路20接收通知检测出异常的主旨的异常检测信号，则进行使内部电路12复位，或使内部电路12的功能停止等规定的控制处理。而且，将检测出异常的主旨(或者进行了规定的控制处理的主旨)通知给外部。接下来，对本实施方式的具有自身诊断功能的振荡电路20进行详细说明。图2示出本实施方式的振荡电路20的概要构成的一个例子。如上所述，本实施方式的振荡电路20具备第1异常检测部22、第2异常检测部24以及OR电路26。第1异常检测部22具备主振荡电路30、计数器32、上升沿检测电路34、寄存器36、比较器38、下限值寄存器40、比较器42以及上限值寄存器44。另一方面，第2异常检测部24具备子振荡电路50、分频器52、移位寄存器54以及振荡确认电路56。第1异常检测部22作为异常检测出主振荡电路30以及子振荡电路50的振荡异常和子振荡电路50的振荡停止。另一方面，第2异常检测部24作为异常检测出主振荡电路30的振荡停止。主振荡电路30是产生向内部电路12供给的高速时钟的高速(相对于子振荡电路50高速)振荡电路。在本实施方式中，作为具体的一个例子，将振荡频率设为1MHz。另一方面，子振荡电路50是产生用于检测主振荡电路30的异常的低速时钟的低速(相对于主振荡电路30低速)振荡电路。在本实施方式中，本文档来自技高网...

【技术保护点】
一种振荡电路，其特征在于，具备：主振荡电路，其向内部电路输出规定的主时钟；子振荡电路，其输出与所述主振荡电路不同的频率的子时钟；第1异常检测单元，其在根据从所述子振荡电路输出的子时钟而预先规定的期间内，根据从所述主振荡电路输出的主时钟的个数来检测异常；第2异常检测单元，其根据对从所述主振荡电路输出的主时钟进行分频后的分频时钟和从所述子振荡电路输出的子时钟来检测异常。

【技术特征摘要】
2012.02.24 JP 2012-0392701.一种振荡电路，其特征在于，具备：主振荡电路，其向内部电路输出规定的主时钟；子振荡电路，其输出与所述主时钟的频率不同的频率的子时钟；第1异常检测单元包括：下限值寄存器(40)，其存储所述主振荡电路的主时钟的时钟个数的下限值；上限值寄存器(44)，其存储所述主振荡电路的主时钟的时钟个数的上限值；上升沿检测电路(34)；计数器(32)；第一寄存器(36)；第1比较器(42)以及第2比较器(38)，其中，所述上升沿检测电路(34)的输入端连接于所述子振荡电路，输出端连接于计数器，通过所述主振荡电路的主时钟对所述子振荡电路的子时钟的上升沿进行采样并检测，所述计数器(32)根据从所述上升沿检测电路输入的信号，对从主振荡电路输入的主时钟进行计数，并将计数值输出至所述第一寄存器以及所述第1比较器(42)，所述第一寄存器(36)将从所述上升沿检测电路输入的信号的下降沿作为时钟，获取所述计数器的输出并输出至所述第2比较器；所述第1比较器(42)对所述计数器输出的计数值和存储于所述上限值寄存器的上限值进行比较，在超过上限值的情况下，从该第1比较器输出表示子时钟异常的信号；所述第2比较器(38)对所述计数器输出的计数值和存储于所述下限值寄存器的下限值进行比较，在比下限值小的情况下，从该第2比较器输出表示主时钟异常的信号；第2异常检测单元包括：分频器(52)，对从所述主振荡电路输出的主时钟进行分频来得到分频时钟；移位寄存器(54)，在与所述子时钟对应的定时获取所述分频时钟并输出输出值；振荡确认电路(56)，在所述移位寄存器(54)的输出值的各位为全部相同的值的情况下，输出表示主时钟异常的信号。2.根据权利要求1所述的振荡电路，其特征在于，所述第1异常检测单元作为异常检测出所述主振荡电路以及所述子振荡电路的振荡频率的异常、以及所述子振荡电路的振...

【专利技术属性】
技术研发人员：吉村胜利，井上和俊，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：