虚拟模数转换器制造技术

本发明专利技术涉及虚拟模数转换器，特别是涉及逻辑电路块、系统和方法，其可提供额外的模数转换器的功能。根据本发明专利技术的一个方面，提出了一种逻辑电路块，该逻辑电路块被配置为连接至多个ADC，每个ADC包括连接至多个模拟输入信道的多个输入引脚。逻辑电路块还被配置为使多个ADC中的一个ADC进行模拟输入信号的ADC转换，该模拟输入信号经由多个模拟输入信道中连接至这一个ADC的输入引脚的一个特定模拟输入信道被接收。

【技术实现步骤摘要】
虚拟模数转换器
本专利技术涉及模数转换器，特别是涉及可提供额外的模数转换器的功能的逻辑电路块、系统和方法。
技术介绍
微控制器一般包括模数转换器（ADC），模数转换器（ADC）将施加在其输入引脚（inputpin）上的模拟电压转换为数字值。具体地，逐次逼近（SAR）ADC包括输入多路复用器，其允许从连接至ADC的输入引脚的多个模拟输入信道中选择模拟输入信道。在很多应用中，根据各个应用的要求，输入信道的模拟输入信号可由两个不同的ADC测量。然而在这种情况中，测量结果的质量将下降。一方面，ADC输入本身代表模拟信号源的负载，而另一方面，多路复用器本身代表当在不同的输入信号间出现变化时电荷必然被改变的电容。此外，泄漏电流可能劣化测量结果。当两个ADC同时测量相同的模拟信号时（例如当两个测量暂时重叠时）可能发生额外误差。那么，在重叠期间，信号源将“发现”两个负载，这将劣化测量结果。在某些特定应用中，ADC必须测量大量的模拟输入（例如50个模拟输入）。在这样的情况中，大量的输入在多个ADC间分配以保持多路复用器的小电容，这也实现了一次测量多于一个的信号。这样的应用一般还要求背景扫描的能力，即单独检测或扫描多个模拟信道中的所有或部分的能力。如果该背景扫描通过一个额外ADC实现，各个模拟输入被连接至（两个不同ADC的）两个多路复用器，这将导致转换质量的下降。此外，将需要相当复杂的ADC同步以避免ADC的取样重叠，即避免两个ADC同时对相同的信号进行取样。此外，具有多个输入的模拟多路复用器过大，可能导致相当大的泄漏电流。因此，需求例如在避免转换质量降低的同时提供额外ADC功能的装置和方法。
技术实现思路
根据本专利技术的一个方面，提供一种逻辑电路块，该逻辑电路块被配置为连接至多个ADC，每个ADC包括连接至多个模拟输入信道的多个输入引脚。逻辑电路块还被配置为使多个ADC中的一个ADC进行模拟输入信号的ADC转换，该模拟输入信号经由多个模拟输入信道中连接至所述一个ADC的输入引脚的特定模拟输入信道接收。根据本专利技术的又一方面，提供一种方法，包括：通过逻辑电路块向多个模数转换器（ADC）中的一个ADC发送请求以使所述一个ADC进行ADC转换。该方法还包括：通过所述一个ADC进行ADC转换并发送ADC转换结果至逻辑电路块。通过下面参照附图所进行的对本专利技术的详述，本专利技术的其他特征、方面和优势将变得明显。附图说明本文包括附图以提供对本专利技术的进一步理解，且被并入并组成本说明书的一部分。附图示出了本专利技术实施方式，并与文字说明一起用于解释本专利技术的原理。由于参照下面的详细说明，本专利技术的其他实施方式和本专利技术的很多特定优势可被更好的理解，所以很容易明白这些实施方式和优点。图1示例性地示出了根据本专利技术实施方式的系统的简化示意图。具体实施方式下面详细的说明中，参照构成其一部分的附图，在附图中示出了可实现本专利技术的示例性具体实施方式。应理解，在不脱离本专利技术范围的前提下，可使用其他实施方式并可进行结构变化或其他变化。因此，并不应认为下面详细的说明是限制性的，本专利技术的范围通过所附权利要求定义。本文提出了一种“虚拟ADC”（VADC）来避免多个ADC的输入多路复用器被并联至相同的引脚。这样的VADC不是并联至输入引脚的物理ADC，而是从另一物理ADC“借用”输入引脚的、更确切地说输入信道的逻辑电路块。即，VADC请求来自ADC的特定模拟输入信道的模拟输入信号的转换，所述ADC具有连接至该特定模拟输入信道的输入引脚。本方法具有两个主要优势：一方面，单个模拟输入信道仅连接至一个多路复用器；另一方面，消除了两个转换可能重叠的风险，两个转换的重叠将使测量结果失真。图1示例性地示出了根据本专利技术的实施方式的系统的简化示意图。图1中示出的系统包括多个ADC10a和10b、连接至多个ADC10a和10b的输入引脚的多个模拟输入信道30、以及经由连接25连接至多个ADC10a和10b的VADC20。多个ADC10a和10b中的每个ADC包括转换器11a/11b和多路复用器12a/12b，多路复用器12a/12b的输入端经由各自的输入引脚连接至多个模拟输入信道30，其输出端连接至转换器11a/11b的输入端。多个ADC10a和10b中的每一个ADC进一步包括控制接口，控制接口用于从VADC20接收ADC转换请求：VADC发送请求至多个ADC10a和10b中的一个ADC，使得该一个ADC进行所请求的ADC转换。VADC20的请求可包括识别多个输入信道30的一个特定模拟输入信道的信息并使上述一个ADC对经由被连接至这一ADC的输入引脚的上述一个特定模拟输入信道所接收的模拟信号进行ADC转换。连接至VADC的ADC有利地支持优先级方案。为此，每个ADC的控制接口可有利地包括可编程优先级控制器件，该可编程优先级控制器件被配置为决定请求的优先级，即，决定VADC请求的优先级比通过各个ADC直接接收的请求的优先级更高还是更低。多个模拟输入信道的背景扫描是可有利地使用图1中所示的VADC的一个可能的应用。背景扫描（backgroundscan）可包括所述多个输入信道的所有输入信道或其子集。为此，VADC可包括这样的电路，其被配置为选择被包括在背景扫描中的特定输入信道。关于上面提到的优先级方案，当进行背景扫描时由VADC发送至ADC的请求的优先级可比通过ADC直接接收的请求的优先级更低。由此，在某一时间接收两个请求的ADC的可编程优先级控制器件可使ADC在处理VADC发送的请求之前处理ADC直接接收到的请求。不过，VADC可被用于很多其他应用，例如，用于掌控大量输入信道的模拟信号的转换。这很容易通过VADC请求被连接至这些输入信道的ADC的信号转换来完成。因此，本专利技术的实施方式可以通过临时从现有的ADC“借用”输入信道而并不实际包括额外物理ADC来实现额外ADC的功能。可以以与并联连接的额外“物理”ADC相同的方式使用（并编程）这样的虚拟VADC。但是，VADC，作为被配置为请求另一ADC进行所需的ADC转换的逻辑块，消除了并联连接至已有ADC的额外ADC的需要，也消除了额外多路复用器的需要。因此，例如当用于背景扫描中时，VADC提供了关于芯片面积以及避免ADC转换质量损失的有利的解决方案。还可提供混合ADC：使得自身的输入引脚被连接至模拟输入信道的物理ADC还能够从其他ADC“借用”多个输入引脚/信道，即，混合ADC可额外地使得另一ADC对经由连接至另一ADC的输入引脚的模拟输入信道接收到的模拟信号进行ADC转换。由此，混合ADC的控制电路通过从其他ADC“借用”输入信道可管理或掌控比实际连接至物理ADC的输入引脚的输入信道更多的输入信道。尽管本文已示出并描述了具体的实施方式，但本领域技术人员应理解，在不脱离本专利技术范围的前提下，可用多种可选的和/或等价的实现方式代替所示出并描述的具体实施方式。本申请包括本文所讨论的具体实施方式的任何修改和变化。因此，本专利技术应仅受权利要求及其等同方案的限制。本文档来自技高网...

【技术保护点】
一种逻辑电路块，被配置为连接至多个模数转换器，每个所述模数转换器包括连接至多个模拟输入信道的多个输入引脚，其中，所述逻辑电路块被进一步配置为使得所述多个模数转换器中的一个模数转换器对经由所述多个模拟输入信道中的连接至所述一个模数转换器的输入引脚的特定模拟输入信道接收到的模拟输入信号进行模数转换器转换。

【技术特征摘要】
2012.02.20 US 61/600,824;2013.02.08 US 13/763,0301.一种逻辑电路块，被配置为连接至多个模数转换器，每个所述模数转换器包括模数转换结果寄存器，所述模数转换结果寄存器被配置为存储来自不同于所述逻辑电路块的一个或多个源的一个或多个模数转换请求的结果，以及连接至多个模拟输入信道的多个输入引脚，其中，所述逻辑电路块被进一步配置为向所述多个模数转换器中的一个模数转换器发送请求，使所述一个模数转换器对经由所述多个模拟输入信道中的连接至所述一个模数转换器的输入引脚的特定模拟输入信道接收到的模拟输入信号进行所选择的模数转换器转换，其中，所述逻辑电路块被配置为存储所选择的模数转换的结果。2.根据权利要求1所述的逻辑电路块，其中，所述请求包括识别所述特定模拟输入信道的信息。3.根据权利要求2所述的逻辑电路块，其中，由所述逻辑电路块发送的请求的优先级高于直接由所述一个模数转换器接收的其他模数转换器转换请求的优先级。4.根据权利要求2所述的逻辑电路块，其中，由所述逻辑电路块发送的请求的优先级低于直接由所述一个模数转换器接收的其他模数转换器转换请求的优先级。5.根据权利要求1所述的逻辑电路块，其中，所述逻辑电路块被进一步配置为接收由所述一个模数转换器进行的模数转换器转换的结果。6.根据权利要求1所述的逻辑电路块，其中，所述逻辑电路块被包括在所述多个模数转换器中不同于所述一个模数转换器的另一个模数转换器中。7.一种逻辑电路块，被配置为进行多个模拟输入信道的至少一个子集的背景扫描，其中，所述逻辑电路块被配置为连接至多个模数转换器，每个所述模数转换器包括模数转换结果寄存器，所述模数转换结果寄存器被配置为存储来自不同于所述逻辑电路块的一个或多个源的一个或多个模数转换请求的结果，以及连接至所述多个模拟输入信道的多个输入引脚，并且其中，所述逻辑电路块被进一步配置为向所述多个模数转换器中的一个模数转换器发送请求，使所述一个模数转换器对经由所述多个模拟输入信道中的连接至所述一个模数转换器的输入引脚的特定模拟输入信道接收到的模拟输入信号进行所选择的模数转换器转换，其中，所述逻辑电路块被配置为存储所选择的模数转换的结果。8.根据权利要求7所述的逻辑电路块，其中，所述请求包括识别所述特定模拟输入信道的信息。9.根据权利要求8所述的逻辑电路块，其中，在背景扫描期间由所述逻辑电路块发送的所述请求的优先级低于由所述一个模数转换器直接接收到的其他模数转换器转换请求的优先级。10.根据权利要求8所述的逻辑电路块，其中，所述逻辑电路块被进一步配置为接收由所述一个模数转换器进行的所述模数转换器转换的结果。11.根据权利要求7所述的逻辑电路块，其中，所述逻辑电路块被包括在所述多个模数转换器中的一个模数转换器中，并被配置为使得另一模数转换器对经由连接至所述另一模数转换器的输入引脚的特定模拟输入信道接收到的模拟输入信号进行模数转换器转换。12.一种模数转换系统，包括：多个模数转换器，每个所述模数转换器包括控制接口和被配置为连接至多个模拟输入信道的多个输入引脚；以及逻辑电路块，连接至所述多个模数转换器，每个所述模数转换器包括模数转换结果寄存器，所述模数转换结果寄存器被配置为存储来自不同于所述逻辑电路块的一个或多个源的一个或多个模数转换请求的结果，所述逻辑电路块还被配置为向所述多个模数转换器中的一个模数转换器发送请求，使所述一个模数转换器对特定模拟输入信道接收到的模拟输入信号进行所选择的模数转换器转换，所述一个模数转换器具有被配置为连接至所述特定模拟输入信道的引脚，其中，所述逻辑电路块被配置为存储所选择的模数转换的结果。13.根据权利要求12所述的模数转换系统，其中，所述逻辑电路块被进一步配置为发送请求至所述多个模数转换器中的所述一个模数转换器的控制接口以使所述一个模数转换器对经由被连接至所述一个模数转换器的...

【专利技术属性】
技术研发人员：延斯·巴伦斯奇恩，阿尔诺·拉本施泰因，汉斯·祖尔策，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：